-
公开(公告)号：CN222827576U
公开(公告)日：2025-05-02
申请号：CN202421517837.9
申请日：2024-06-30
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 避免误开启的SiC MOSFET器件，涉及半导体技术领域。在SiC MOSFET器件内部的栅极Gate Pad区通过淀积介质层以在内部串联一介质电阻层，从而提高器件内部的栅极电阻，但由于栅极电阻会增加器件的开关损耗，因此过大的栅极电阻也会影响器件使用。而本实用新型的介质电阻层可以通过调节厚度来改变电阻值，从而可根据实际设计需求来改变厚度，从而削弱振荡能量，避免器件发生误开启。
-
Patent Agency Ranking
公开(公告)号：CN222721867U
公开(公告)日：2025-04-04
申请号：CN202421473404.8
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 降低续流损耗的SiC UMOSFET，涉及半导体技术领域。通过用P型多晶硅与SiC漂移层之间形成异质结二极管，将两者之间的导通电阻做小。在SiC UMOSFET器件续流过程中由于导通电阻更小，异质结二极管将先行导通，不仅降低了SiC UMOSFET器件的续流损耗，并且也可以避免SiC UMOSFET由于PN结体二极管续流而发生的双极退化效应发生，避免器件性能恶化。
-
公开(公告)号：CN222721862U
公开(公告)日：2025-04-04
申请号：CN202421473377.4
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 降低寄生电容的SiC MOSFET器件，涉及半导体技术领域。在SiC MOSFET器件中，通过将器件中隔离栅极和源级的氧化物介质层采用独特的布局，在不影响器件性能和正常使用的前提下加厚了氧化物介质层厚度，降低栅极与源级之间的寄生电容，改善了SiC MOSFET器件的开关特性。
-
公开(公告)号：CN222706894U
公开(公告)日：2025-04-01
申请号：CN202421476064.4
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 提高器件长期使用可靠性的SiC器件，涉及半导体技术领域。本实用新型在沟槽栅SiC MOSFET的沟槽底部采用淀积介质的方式形成一层较厚的氧化物，减小了器件栅漏电极之间的耦合面积，从而减小了器件的栅漏电容，提高开关性能，并且淀积的氧化物将沟槽栅氧底部拐角填充，避免了常规沟槽栅SiC MOSFET在此处栅氧化层易引起电场集中而发生击穿失效的现象，提高了器件的长期使用可靠性。
-
公开(公告)号：CN222706893U
公开(公告)日：2025-04-01
申请号：CN202421476063.X
申请日：2024-06-26
Applicant: 扬州扬杰电子科技股份有限公司
Abstract: 降低导通损耗SiC器件，涉及半导体技术领域。隔离介质层覆盖在门极Poly层的顶面，并向下延伸与N+区连接；碳化硅Drift层顶面的中部设有源级Poly层，源级Poly层的侧部设有与之间隔设置并与隔离介质层连接的欧姆接触合金层；源级Poly层和欧姆接触合金层之间设有向上延伸的氧化物介质层。欧姆接触合金层底部与碳化硅Drift层中的N+区和P+区接触，将P‑base区、N+区和P+区同电位，提高器件耐压能力。
-
公开(公告)号：CN221008960U
公开(公告)日：2024-05-24
申请号：CN202322893070.1
申请日：2023-10-27
Applicant: 扬州扬杰电子科技股份有限公司
IPC: H01L29/78 , H01L29/10 , H01L29/06 , H01L21/336
Abstract: 一种高短路耐量的沟槽栅碳化硅MOSFET结构。涉及功率半导体技术领域。从下而上依次包括漏极接触电极、漏极欧姆接触层、衬底、N型缓冲层、漂移层和P‑Well阱区；所述P‑Well阱区内设有与漂移层连接的载流子扩展层CSL‑1和载流子扩展层CSL‑2；所述P‑Well阱区的端部设有与载流子扩展层CSL‑2连接的欧姆接触区；所述P‑Well阱区的顶部设有与欧姆接触区连接的源区；所述源区的顶面的中部设有向下伸入漂移层的沟道；本实用新型制作工艺简单，效果显著，可以应用于新型碳化硅MOSFET功率器件的制造。
-
-
-
-
-
Search Results
76
records
(took 0.037 seconds)
