-
公开(公告)号：CN119132363A
公开(公告)日：2024-12-13
申请号：CN202411066411.0
申请日：2024-08-05
Applicant: 之江实验室
IPC: G11C13/00
Abstract: 本说明书公开了一种基于忆阻器非线性权重映射的最短路径确定方法，在本说明书提供的基于忆阻器的最短路径确定方法中，根据待施加电压脉冲信号的输入电压，以及硬件电路中第二忆阻器的阈值转换电压、跨阻放大器的等效电阻的阻值、负载电阻的阻值、第二忆阻器的高电阻值，确定图数据中各条边的权重的映射值，并根据各映射值，设置突触阵列中各第一忆阻器的电导值。从而通过基于忆阻器的硬件电路，采用存内计算方式，实现图数据最短路径的计算，相比于软件实现的最短路径算法，加快了最短路径算法的计算效率。
-
公开(公告)号：CN117787358B
公开(公告)日：2024-07-30
申请号：CN202410064436.0
申请日：2024-01-16
Applicant: 之江实验室
IPC: G06N3/0495 , G06N3/063
Abstract: 本说明书提供的一种基于阻变存储器的模型量化方法、装置以及设备中，通过根据待量化模型构建压缩模型，确定压缩模型各网络层预设的输入位宽和预设的权重位宽，然后再将训练样本输入所述压缩模型，确定输出结果，根据所述输出结果以及所述训练样本对应标注之间的差异，确定损失；以所述损失最小为优化目标，调整所述压缩模型的各网络层的所述输入位宽以及所述权重位宽，并确定若干组符合优化条件的输入位宽以及权重位宽，根据压缩模型的模型精度确定各网络层对应的输入位宽以及权重位宽。使得量化后的模型在保证模型精度满足要求的前提下，可通过阻变存储器精确表示模型的权重，增大了阻变存储器的资源利用率。
-
公开(公告)号：CN118295788A
公开(公告)日：2024-07-05
申请号：CN202410724686.2
申请日：2024-06-05
Applicant: 之江实验室
Abstract: 本说明书提供的存算一体开发应用中的任务执行方法、装置及存储介质，首先可以响应于用户的任务请求，获取各目标任务的任务数据，针对每个目标任务，将该目标任务的任务数据输入到预先训练好的目标模型中，以通过目标模型确定出针对该目标任务的任务完成耗时以及针对该目标任务的任务优先级，根据各目标任务的资源占用比、各目标任务的任务完成耗时以及各目标任务的任务优先级，确定出目标任务执行序列，进而可以根据目标任务执行序列，进行任务执行，提高了确定目标任务执行序列的准确率以及效率，进而提升了存算一体开发应用中的任务执行的效率。
-
公开(公告)号：CN117893396A
公开(公告)日：2024-04-16
申请号：CN202410117387.2
申请日：2024-01-26
Applicant: 之江实验室
IPC: G06T1/60 , G06T7/13 , G06N3/0464 , G06T1/20
Abstract: 本说明书公开了一种基于阻变存储器的图像边缘检测任务执行方法及装置，在获取原始图像并确定出原始图像中各像素点对应的灰度值后，通过预先配置的第一阻变存储器确定出原始图像中各像素点对应的横向梯度值以及纵向梯度值，而后针对每个像素点，将该像素点对应的横向梯度值以及纵向梯度值转化为该像素点对应的第三电压值对，从而根据第二阻变存储器在此第三电压值对对应的电压的控制下输出的电流的电流值，确定出该像素点对应的初始边缘特征数据，进而根据原始图像中各像素点对应的初始边缘特征数据，执行边缘检测任务。通过第一阻变存储器以及第二阻变存储器对原始图像中各像素点对应的灰度值进行预处理，提高了图像边缘检测任务的执行效率。
-
公开(公告)号：CN117877561A
公开(公告)日：2024-04-12
申请号：CN202410077923.0
申请日：2024-01-18
Applicant: 之江实验室
IPC: G11C29/12
Abstract: 本申请提供一种忆阻器件的测试方法、系统、装置及存储介质。忆阻器件的测试方法包括：根据忆阻器件的开关电压确定直流电压范围；确定忆阻器件的电路模型；在直流电压范围内，确定忆阻器件的测试频率区间内的多个频率点；及在直流电压范围内，对忆阻器件的电路模型在测试频率区间内的多个频率点下进行电容性能测试。本申请可以高效、便捷的对忆阻器件进行电容性能的测试，便于研究忆阻器件的电阻电容双参量记忆特性。
-
Patent Agency Ranking
公开(公告)号：CN117635083A
公开(公告)日：2024-03-01
申请号：CN202410110225.6
申请日：2024-01-26
Applicant: 之江实验室
Abstract: 本发明公开了一种群智场景的智能硬件芯片模型集成开发系统及方法，该系统包括：模型管理模块用于管理模型的整个生命周期的增、删、改、查的处理；角色管理模块用于管理开发系统中不同类型的角色的权限和交互功能；模型集成开发模块用于实现模型的集成开发和训练；多角色并发交互模块用于实现多个角色同时对模型进行并发交互开发；文件存储模块用于对接分布式文件系统，提供模型开发所需的文件；可视化模块用于实时展现模型的性能分析结果和报告化训练结果。本发明能够实现多角色并发开发的硬件芯片模型开发，实现芯片开发领域的全生命周期内的同端开发，提升硬件芯片模型开发的效率和灵活性，满足不同应用场景的需求，具有良好的推广应用前景。
-
公开(公告)号：CN117519802A
公开(公告)日：2024-02-06
申请号：CN202410025725.X
申请日：2024-01-08
Applicant: 之江实验室
Abstract: 本申请提出了基于存算一体单元的数据处理装置，包括控制单元、数据存储器、预载单元、输入单元、存算一体处理单元以及输出单元。控制单元负责装置的全局及局部模块的控制；数据存储器用于初始数据以及结果数据的存储；预载单元用于输入计算数据的预载；输入单元与数据存储器、预载单元和存算一体处理单元相连，用于读、写、计算过程中的数据载入和输出；存算一体处理单元由多个存算一体单元构成，并与输出单元相连进行数据的输出。通过在内置的存算一体单元的处理装置集成了构建完整计算数据流和控制流所需要的结构单元，实现不同计算结构的矩阵计算，在卷积计算模式下优化了数据流，减少访存的消耗。
-
公开(公告)号：CN117289896A
公开(公告)日：2023-12-26
申请号：CN202311547164.1
申请日：2023-11-20
Applicant: 之江实验室
Abstract: 本发明公开了一种存算一体基本运算装置，其中：存算一体单元包括至少一个存算一体阵列，每个存算一体阵列包括阵列式排布的若干存算器件，存算器件用于进行权重值存储以及矩阵计算；控制单元用于对存算一体阵列进行控制并结合外部控制信号对写验证模块、读/计算模块进行相应控制；写验证模块用于结合外部输入数据对选通的存算器件进行直接写操作或者写验证操作，进行脉冲宽度及脉冲个数的计算；读/计算模块用于对选通的存算器件或者写验证模块进行读操作，结合外部输入数据进行计算操作并将结果输出至移位器中，并在运算完成后通过控制加/减法器控制运算结果的输出；移位器和加/减法器相连，用于对读/计算模块的计算结果进行乘累加运算操作。
-
公开(公告)号：CN115827170B
公开(公告)日：2023-07-14
申请号：CN202310123062.0
申请日：2023-02-16
Applicant: 之江实验室
IPC: G06F9/455
Abstract: 本发明公开了基于离散事件的计算机体系结构的并行仿真方法及装置，将待仿真的计算机体系结构，按功能与延迟划分与组合成多个关键节点，并给每个关键节点分配一个线程；所有事件队列中的事件，按照事件发生的时间进行排序，时间相同的事件，按照优先级高低进行排序，整个仿真过程共同维护一条共享时间轴；利用前瞻量与路障事件对所有关键节点进行同步。在避免因果关系错误的条件下利用现代计算机的并行计算能力加速仿真过程。本发明将待仿真体系结构系统按功能与延迟划分与组合成多个关键节点，其中划分模块有利于提高仿真系统的并行度，合并低延迟模块有助于扩大前瞻量，降低同步开销，合理的关键节点选择能进一步加速仿真过程。
-
公开(公告)号：CN115204380B
公开(公告)日：2022-12-27
申请号：CN202211118488.9
申请日：2022-09-15
Applicant: 之江实验室
Abstract: 本发明公开了存算一体卷积神经网络的数据存储及阵列映射方法与装置，其中数据存储，除了初始的图像输入采用以行为单位的方式依次存储，在其余卷积神经网络计算过程中的中间特征值都采用多通道混合的方式，采用以数据在特征图中的位置为单位的方式依次存储；在阵列映射中，除了首层卷积层以不同输入通道的卷积核从上往下依次排布，在其余卷积神经网络的阵列映射过程中，结合混合数据存储的方式，将卷积神经网络中的权重混合映射，而全连接层的权重按照顺序依次映射。本发明基于存算一体技术优化了卷积神经网络计算中的数据存储形式，减小了计算过程中需要访问数据存储器的次数，并结合混合映射方法提升了卷积神经网络的计算效率。
-
-
-
-
-
-
-
-
-
Search Results
88
records
(took 0.021 seconds)
