一种存算一体基本运算装置

    公开(公告)号:CN117289896B

    公开(公告)日:2024-02-20

    申请号:CN202311547164.1

    申请日:2023-11-20

    Abstract: 本发明公开了一种存算一体基本运算装置,其中:存算一体单元包括至少一个存算一体阵列,每个存算一体阵列包括阵列式排布的若干存算器件,存算器件用于进行权重值存储以及矩阵计算;控制单元用于对存算一体阵列进行控制并结合外部控制信号对写验证模块、读/计算模块进行相应控制;写验证模块用于结合外部输入数据对选通的存算器件进行直接写操作或者写验证操作,进行脉冲宽度及脉冲个数的计算;读/计算模块用于对选通的存算器件或者写验证模块进行读操作,结合外部输入数据进行计算操作并将结果输出至移位器中,并在运算完成后通过控制加/减法器控制运算结果的输出;移位器和加/减法器相连,用于对读/计算模块的计算结果进行乘累加运算操作。

    一种多值阻变存储器的振荡收敛编程方法及装置

    公开(公告)号:CN118760422A

    公开(公告)日:2024-10-11

    申请号:CN202411246402.X

    申请日:2024-09-06

    Abstract: 本发明提供一种多值阻变存储器的振荡收敛编程方法及装置,该方法通过获取阻变存储器目标值范围并对其进行初始化。获取阻变存储器当前值,若在目标范围内,则成功编程;若阻变存储器当前值与目标范围的差异在阈值内,则减小步进值;若阻变存储器当前值大于目标值,则对阻变存储器施加脉冲信号,使其达到最低值,并将栅极电压的当前值减去栅极电压步进值作为栅极电压;反之,则将栅极电压的当前值加上栅极电压步进值作为栅极电压;对阻变存储器施加栅极电压,进行置位操作,并重复上述过程,直到达到阻变存储器目标值范围或者超过最大编程次数或时间。本发明可快速将阻变存储器收敛到目标值,可用并行编程方式加速,降低编程过程中的功耗。

    基于存算一体单元的数据处理装置

    公开(公告)号:CN117519802B

    公开(公告)日:2024-04-30

    申请号:CN202410025725.X

    申请日:2024-01-08

    Abstract: 本申请提出了基于存算一体单元的数据处理装置,包括控制单元、数据存储器、预载单元、输入单元、存算一体处理单元以及输出单元。控制单元负责装置的全局及局部模块的控制;数据存储器用于初始数据以及结果数据的存储;预载单元用于输入计算数据的预载;输入单元与数据存储器、预载单元和存算一体处理单元相连,用于读、写、计算过程中的数据载入和输出;存算一体处理单元由多个存算一体单元构成,并与输出单元相连进行数据的输出。通过在内置的存算一体单元的处理装置集成了构建完整计算数据流和控制流所需要的结构单元,实现不同计算结构的矩阵计算,在卷积计算模式下优化了数据流,减少访存的消耗。

    一种多值阻变存储器的振荡收敛编程方法及装置

    公开(公告)号:CN118760422B

    公开(公告)日:2024-11-26

    申请号:CN202411246402.X

    申请日:2024-09-06

    Abstract: 本发明提供一种多值阻变存储器的振荡收敛编程方法及装置,该方法通过获取阻变存储器目标值范围并对其进行初始化。获取阻变存储器当前值,若在目标范围内,则成功编程;若阻变存储器当前值与目标范围的差异在阈值内,则减小步进值;若阻变存储器当前值大于目标值,则对阻变存储器施加脉冲信号,使其达到最低值,并将栅极电压的当前值减去栅极电压步进值作为栅极电压;反之,则将栅极电压的当前值加上栅极电压步进值作为栅极电压;对阻变存储器施加栅极电压,进行置位操作,并重复上述过程,直到达到阻变存储器目标值范围或者超过最大编程次数或时间。本发明可快速将阻变存储器收敛到目标值,可用并行编程方式加速,降低编程过程中的功耗。

    基于预定点的多值忆阻器编程方法和装置

    公开(公告)号:CN118522329B

    公开(公告)日:2024-10-22

    申请号:CN202410977446.3

    申请日:2024-07-22

    Abstract: 本发明公开了一种基于预定点的多值忆阻器编程方法和装置,预先设置编程参数,并对忆阻器单元进行初始化;在栅压控制的情况下,对忆阻器单元进行扫描,统计数据并进行拟合,得到拟合曲线;根据拟合曲线,得到测试对象的目标测试值对应的初始栅极控制电压,并初始化编程次数;获取测试对象的测量值,并判断测量值是否在目标范围内;如果测量值在目标范围内,则编程成功,退出编程过程;反之,则对忆阻器单元进行栅压调节,并增加编程次数;判断编程次数是否大于最大编程次数:如果大于最大编程次数,则证明本次编程失败,该忆阻器可能已损坏;反之则重复上述步骤,直到编程成功。本发明可大幅提高器件的编程效率,并且有效提高器件的使用寿命。

    基于存算一体单元的数据处理装置

    公开(公告)号:CN117519802A

    公开(公告)日:2024-02-06

    申请号:CN202410025725.X

    申请日:2024-01-08

    Abstract: 本申请提出了基于存算一体单元的数据处理装置,包括控制单元、数据存储器、预载单元、输入单元、存算一体处理单元以及输出单元。控制单元负责装置的全局及局部模块的控制;数据存储器用于初始数据以及结果数据的存储;预载单元用于输入计算数据的预载;输入单元与数据存储器、预载单元和存算一体处理单元相连,用于读、写、计算过程中的数据载入和输出;存算一体处理单元由多个存算一体单元构成,并与输出单元相连进行数据的输出。通过在内置的存算一体单元的处理装置集成了构建完整计算数据流和控制流所需要的结构单元,实现不同计算结构的矩阵计算,在卷积计算模式下优化了数据流,减少访存的消耗。

    一种存算一体基本运算装置

    公开(公告)号:CN117289896A

    公开(公告)日:2023-12-26

    申请号:CN202311547164.1

    申请日:2023-11-20

    Abstract: 本发明公开了一种存算一体基本运算装置,其中:存算一体单元包括至少一个存算一体阵列,每个存算一体阵列包括阵列式排布的若干存算器件,存算器件用于进行权重值存储以及矩阵计算;控制单元用于对存算一体阵列进行控制并结合外部控制信号对写验证模块、读/计算模块进行相应控制;写验证模块用于结合外部输入数据对选通的存算器件进行直接写操作或者写验证操作,进行脉冲宽度及脉冲个数的计算;读/计算模块用于对选通的存算器件或者写验证模块进行读操作,结合外部输入数据进行计算操作并将结果输出至移位器中,并在运算完成后通过控制加/减法器控制运算结果的输出;移位器和加/减法器相连,用于对读/计算模块的计算结果进行乘累加运算操作。

Patent Agency Ranking