-
公开(公告)号：CN111985613A
公开(公告)日：2020-11-24
申请号：CN202010710671.2
申请日：2020-07-22
Applicant: 东南大学
Abstract: 本发明公开了基于L1范数组归一化的卷积神经网络电路的归一化方法，属于计算、推算或计数的技术领域，该方法通过对输入数据进行通道方向的分组后进行基于L1范数的组归一化，使用基于L1范数的组归一化避免了平方运算与开方运算，同时保证了在批样本数较小时神经网络的准确率。相比于使用基于L2范数的批量归一化，该方法在保证准确率的前提下有效降低了神经网络的计算量和存储量，极大地降低了神经网络电路的功耗，并提升了电路的能效。
-
公开(公告)号：CN111341306A
公开(公告)日：2020-06-26
申请号：CN202010092688.6
申请日：2020-02-14
Applicant: 东南大学
Inventor： 单伟伟
Abstract: 本发明公开了基于语音特征复用的关键词唤醒CNN的存储和计算压缩方法，属于计算、推算或计数的技术领域。若输入数据更新的行数与卷积步长相等，每一次新的输入数据到来时，神经网络输入层用新的输入数据替换最早的那部分输入数据，同时调整输入数据的取址顺序，使其按照输入数据到来先后的顺序依次与对应的卷积核做运算，运算的结果存入神经网络的中间数据存储器，使其更新相应的数据。本方法语音应用中相邻两帧输入数据的计算会有大量重复导致的卷积计算中存在大量重复计算的特点，剔除掉重复的计算，从而减小神经网络的计算量，对神经网络中的数据的存储和计算量进行了极大的压缩，可有效降低神经网络计算的数据量和存储量，极大地降低了神经网络电路的功耗。
-
公开(公告)号：CN111210806A
公开(公告)日：2020-05-29
申请号：CN202010026164.7
申请日：2020-01-10
Applicant: 东南大学
Abstract: 本发明公开一种基于串行FFT的低功耗MFCC语音特征提取电路，属于计算、推算或计数的技术领域。该电路面向智能领域，通过优化MFCC算法，使其适应硬件电路设计，充分利用串行FFT算法以及对乘法运算的近似运算，极大地降低了电路面积和功耗。电路整体包括：预处理模块、分帧加窗模块、FFT模块、梅尔滤波模块、对数和DCT模块，改进后的FFT算法采用串行流水线方式处理数据，有效利用音频帧的时间，达到满足输出要求的情况下，减小了电路的存储面积和运算次数。同时，预加重模块利用移位运算代替乘加运算，以及对数运算利用查找表的方式，都进一步降低了电路的面积和功耗。
-
公开(公告)号：CN110428048A
公开(公告)日：2019-11-08
申请号：CN201910584269.1
申请日：2019-07-01
Applicant: 东南大学
Abstract: 本发明公开了一种基于模拟延时链的二值化神经网络累加器电路，属于基本电子电路的技术领域，包括具有2条延时链的延时链模块和脉冲产生电路，模拟延时链由多个串接的模拟延时单元构成，模拟延时单元采用6个MOS管，通过延时的大小来判断“0”和“1”。本发明利用模拟计算的方法取代传统数字电路设计中的累加计算，同时，该累加器结构可以在宽电压下稳定的工作，电路实现简单，有效降低了二值化神经网络累加计算的功耗，能大幅提升神经网络电路的能量效率。
-
公开(公告)号：CN110427169A
公开(公告)日：2019-11-08
申请号：CN201910628626.X
申请日：2019-07-12
Applicant: 东南大学
Abstract: 本发明公开了一种面向人工神经网络的三层结构可配置近似位宽加法器，属于基本电子电路的技术领域，包括高位精确加法器部分、中位可配置加法器部分和低位近似加法器部分，中位可配置加法器部分的每个单比特可配置加法器可独立配置成精确加法器或近似加法器，从而实现整个三层加法器近似位宽的可调。可在人工神经网络的计算过程中根据各个网络层的容错性差异动态调整近似位宽，对于容错性较好的网络层适当增加近似位宽，降低计算功耗，对于容错性较差的网络层适当减少近似位宽，保证计算精度，解决了传统两层结构的近似加法器因固定近似位宽无法充分发挥网络容错性的问题，保证网络计算精度损失尽量小的同时，进一步降低计算功耗。
-
Patent Agency Ranking
公开(公告)号：CN110336545A
公开(公告)日：2019-10-15
申请号：CN201910514122.5
申请日：2019-06-14
Applicant: 东南大学
IPC: H03K5/14
Abstract: 本发明公开了一种支持宽频率范围的双向自适应时钟电路，属于基本电子电路的技术领域。该电路由相位时钟生成模块、相位时钟选择模块、自适应时钟拉伸或压缩量调节模块以及控制模块组成。自适应时钟拉伸或压缩量调节模块能够实时监测芯片中关键路径的延时信息，并将该信息反馈到控制模块中。控制模块在接收到时钟拉伸或压缩使能信号以及拉伸或压缩尺度信号之后，从相位时钟生成模块产生的时钟中选择目标相位时钟，在当周期内完成对自适应时钟的快速调节。本发明不需要复杂的门器件，结构稳定，功耗面积代价小，受PVT环境的影响较小，电路结构精简，电路实现简单，工作频率宽，响应时间快，适合应用在基于在线时序监测的自适应电压频率调节电路。
-
公开(公告)号：CN105978539B
公开(公告)日：2019-01-04
申请号：CN201610321008.7
申请日：2016-05-16
Applicant: 东南大学
IPC: H03K5/135
Abstract: 本发明公开了一种结构精简的快速时钟拉伸电路，该电路由相位时钟生成模块，时钟同步选择模块以及控制模块组成。相位时钟模块通过延时单元链获得有不同相位的相位时钟，控制模块根据外部拉伸使能信号以及可配的拉伸尺度信号，产生控制信号，并对该控制信号进行同步处理，以最终选择目标拉伸时钟，实现在一个周期内完成对系统时钟的快速准确拉伸。本发明电路结构精简，电路实现简单，不需要复杂的门器件，面积和功耗代价较小，用一定的精度代价换取了面积代价，尤其适合基于在线时序监测的自适应电压频率调整电路使用。
-
公开(公告)号：CN107241324A
公开(公告)日：2017-10-10
申请号：CN201710406459.5
申请日：2017-06-01
Applicant: 东南大学
Abstract: 本发明公开了一种基于机器学习的密码电路功耗补偿抗旁路攻击方法及电路，该方法采用神经动态规划方法，根据加密电路功耗迹的统计规律构建功耗补偿模型，利用可配置的功耗补偿电路，对密码电路工作时的功耗进行实时补偿；神经动态规划算法的计算结果控制补偿电路进行相应汉明距离的功耗补偿，改变原加密电路中中间数据和功耗之间的统计规律，使攻击者无法从功耗轨迹中获取正确的密钥信息，进而抵御功耗攻击。
-
公开(公告)号：CN106873696A
公开(公告)日：2017-06-20
申请号：CN201710167757.3
申请日：2017-03-20
Applicant: 东南大学
IPC: G05F1/56
CPC classification number: G05F1/56
Abstract: 本发明公开了一种自适应快速电源电压调节系统，联合动态电压频率调整(DVFS)和自适应电压调节(AVS)两种调节策略，分别由DVFS快速粗调和相对较慢的AVS细调两部分实现。其特征在于：该系统包括主电路系统平台、频率调整器锁相环PLL、输出电源轨线PMOS开关组、片外电源管理芯片PMIC、性能决策模块、片上硬件性能监测模块、片上DVFS控制模块、片上AVS控制模块。该方法和系统同时降低了芯片的工作电压和频率，减小了芯片电压的裕度，补偿了快速电压变化的影响，减小了芯片的功耗开销。
-
公开(公告)号：CN105159374B
公开(公告)日：2016-09-21
申请号：CN201510548679.2
申请日：2015-08-31
Applicant: 东南大学
IPC: G05F1/46
Abstract: 本发明公开了一种面向超宽电压的在线监测单元及其监测窗口自适应调节系统，基于传统的预测型在线时序监测单元，设计了监测窗口可调的在线监测单元，使之适应超宽电压下电路延时更大范围的变化。此外，还公开了一种具备自适应调整功能的监测窗口的调节系统，能够在超宽电压范围内根据监测到的电路所处的PVT（Process‑Voltage‑Temperature）状态自适应调节窗口值大小，因此能充分地减少传统设计中预留的时序余量，有效降低电路的功耗。
-
-
-
-
-
-
-
-
-
Search Results
124
records
(took 0.027 seconds)
