-
公开(公告)号：CN110427169B
公开(公告)日：2021-07-02
申请号：CN201910628626.X
申请日：2019-07-12
Applicant: 东南大学
Abstract: 本发明公开了一种面向人工神经网络的三层结构可配置近似位宽加法器，属于基本电子电路的技术领域，包括高位精确加法器部分、中位可配置加法器部分和低位近似加法器部分，中位可配置加法器部分的每个单比特可配置加法器可独立配置成精确加法器或近似加法器，从而实现整个三层加法器近似位宽的可调。可在人工神经网络的计算过程中根据各个网络层的容错性差异动态调整近似位宽，对于容错性较好的网络层适当增加近似位宽，降低计算功耗，对于容错性较差的网络层适当减少近似位宽，保证计算精度，解决了传统两层结构的近似加法器因固定近似位宽无法充分发挥网络容错性的问题，保证网络计算精度损失尽量小的同时，进一步降低计算功耗。
-
公开(公告)号：CN110427169A
公开(公告)日：2019-11-08
申请号：CN201910628626.X
申请日：2019-07-12
Applicant: 东南大学
Abstract: 本发明公开了一种面向人工神经网络的三层结构可配置近似位宽加法器，属于基本电子电路的技术领域，包括高位精确加法器部分、中位可配置加法器部分和低位近似加法器部分，中位可配置加法器部分的每个单比特可配置加法器可独立配置成精确加法器或近似加法器，从而实现整个三层加法器近似位宽的可调。可在人工神经网络的计算过程中根据各个网络层的容错性差异动态调整近似位宽，对于容错性较好的网络层适当增加近似位宽，降低计算功耗，对于容错性较差的网络层适当减少近似位宽，保证计算精度，解决了传统两层结构的近似加法器因固定近似位宽无法充分发挥网络容错性的问题，保证网络计算精度损失尽量小的同时，进一步降低计算功耗。
-
公开(公告)号：CN112564686B
公开(公告)日：2023-08-15
申请号：CN202011259320.0
申请日：2020-11-12
Applicant: 东南大学
IPC: H03K19/003 , H03K19/0175
Abstract: 本发明公开一种基于动态电路的大扇入独热码数据选择器电路，属于基本电子电路的技术领域。该电路包括动态与或门和动态或门单元，在控制信号的低电平期间充电，在高电平期间求值，实现动态数据选择的功能。1)本发明从晶体管级实现了逻辑“与或”和逻辑“或”的功能，节省大量的晶体管，相比于综合工具的MUX结构，该结构能够显著减少延时、功耗和面积。2)进行全定制设计，将动态MUX的单元做成标准单元，方便用EDA工具实现自动化设计。3)本发明考虑动态MUX的实用性，结合特定延时可调的脉冲发生器，以控制MUX在周期中的数据求值区间，进而适应MUX在路径中相对位置的变化。
-
公开(公告)号：CN112564686A
公开(公告)日：2021-03-26
申请号：CN202011259320.0
申请日：2020-11-12
Applicant: 东南大学
IPC: H03K19/003 , H03K19/0175
Abstract: 本发明公开一种基于动态电路的大扇入独热码数据选择器电路，属于基本电子电路的技术领域。该电路包括动态与或门和动态或门单元，在控制信号的低电平期间充电，在高电平期间求值，实现动态数据选择的功能。1)本发明从晶体管级实现了逻辑“与或”和逻辑“或”的功能，节省大量的晶体管，相比于综合工具的MUX结构，该结构能够显著减少延时、功耗和面积。2)进行全定制设计，将动态MUX的单元做成标准单元，方便用EDA工具实现自动化设计。3)本发明考虑动态MUX的实用性，结合特定延时可调的脉冲发生器，以控制MUX在周期中的数据求值区间，进而适应MUX在路径中相对位置的变化。
-
-
-
Search Results
4
records
(took 0.014 seconds)
