-
公开(公告)号：CN110428048B
公开(公告)日：2021-11-09
申请号：CN201910584269.1
申请日：2019-07-01
Applicant: 东南大学
Abstract: 本发明公开了一种基于模拟延时链的二值化神经网络累加器电路，属于基本电子电路的技术领域，包括具有2条延时链的延时链模块和脉冲产生电路，模拟延时链由多个串接的模拟延时单元构成，模拟延时单元采用6个MOS管，通过延时的大小来判断“0”和“1”。本发明利用模拟计算的方法取代传统数字电路设计中的累加计算，同时，该累加器结构可以在宽电压下稳定的工作，电路实现简单，有效降低了二值化神经网络累加计算的功耗，能大幅提升神经网络电路的能量效率。
-
Patent Agency Ranking
公开(公告)号：CN107561433B
公开(公告)日：2020-05-05
申请号：CN201710655432.X
申请日：2017-08-02
Applicant: 东南大学
IPC: G01R31/3183
Abstract: 本发明公开了一种基于半路径时序预警的时序监测单元及系统，系统包括时序监测单元，动态或逻辑模块和时钟门控模块。时序监测单元采用22个晶体管，利用三态反相器中的特定节点来作为时序预警信号的探测点，通过监测探测点的电压变化来判定是否发生数据晚到的情形，实现了宽电压下半路径时序预警的功能。本发明可以有效地对片上电路进行原地时序监测，将时序监测单元插入在关键路径组合逻辑中间节点附近，采用时钟门控的方法解决电路的时序紧张。采用半路径时序预警的时序监测系统实现简单，硬件开销小，有效减少了在线监测带来的额外的面积和功耗代价。
-
公开(公告)号：CN106209060B
公开(公告)日：2019-04-19
申请号：CN201610482976.6
申请日：2016-06-27
Applicant: 东南大学
IPC: H03K19/00 , H03K19/003
Abstract: 本发明公开了一种基于电流监测的时序错误监控系统，包括监控单元模块，动态或逻辑模块和时钟门控模块。监控单元模块由锁存器和跳变沿检测单元组成，跳变沿检测单元基于电流监测的原理，采用9个MOS管，实现了宽电压下时序错误监控的功能，本发明可以有效地对片上电路进行原地监控，利用监控单元模块替换监控路径末端的触发器，采用时钟门控的方法解决电路的时序紧张。基于电流监测的时序错误监控系统实现简单，硬件开销小，有效减少了在线监控带来的额外的面积和功耗代价。
-
公开(公告)号：CN107561433A
公开(公告)日：2018-01-09
申请号：CN201710655432.X
申请日：2017-08-02
Applicant: 东南大学
IPC: G01R31/3183
Abstract: 本发明公开了一种基于半路径时序预警的时序监测单元及系统，系统包括时序监测单元，动态或逻辑模块和时钟门控模块。时序监测单元采用22个晶体管，利用三态反相器中的特定节点来作为时序预警信号的探测点，通过监测探测点的电压变化来判定是否发生数据晚到的情形，实现了宽电压下半路径时序预警的功能。本发明可以有效地对片上电路进行原地时序监测，将时序监测单元插入在关键路径组合逻辑中间节点附近，采用时钟门控的方法解决电路的时序紧张。采用半路径时序预警的时序监测系统实现简单，硬件开销小，有效减少了在线监测带来的额外的面积和功耗代价。
-
公开(公告)号：CN106209060A
公开(公告)日：2016-12-07
申请号：CN201610482976.6
申请日：2016-06-27
Applicant: 东南大学
IPC: H03K19/00 , H03K19/003
CPC classification number: H03K19/0008 , H03K19/00384
Abstract: 本发明公开了一种基于电流监测的时序错误监控系统，包括监控单元模块，动态或逻辑模块和时钟门控模块。监控单元模块由锁存器和跳变沿检测单元组成，跳变沿检测单元基于电流监测的原理，采用9个MOS管，实现了宽电压下时序错误监控的功能，本发明可以有效地对片上电路进行原地监控，利用监控单元模块替换监控路径末端的触发器，采用时钟门控的方法解决电路的时序紧张。基于电流监测的时序错误监控系统实现简单，硬件开销小，有效减少了在线监控带来的额外的面积和功耗代价。
-
公开(公告)号：CN110428048A
公开(公告)日：2019-11-08
申请号：CN201910584269.1
申请日：2019-07-01
Applicant: 东南大学
Abstract: 本发明公开了一种基于模拟延时链的二值化神经网络累加器电路，属于基本电子电路的技术领域，包括具有2条延时链的延时链模块和脉冲产生电路，模拟延时链由多个串接的模拟延时单元构成，模拟延时单元采用6个MOS管，通过延时的大小来判断“0”和“1”。本发明利用模拟计算的方法取代传统数字电路设计中的累加计算，同时，该累加器结构可以在宽电压下稳定的工作，电路实现简单，有效降低了二值化神经网络累加计算的功耗，能大幅提升神经网络电路的能量效率。
-
-
-
-
-
Search Results
6
records
(took 0.014 seconds)
