-
公开(公告)号:CN105163389B
公开(公告)日:2018-11-27
申请号:CN201510396932.7
申请日:2015-07-08
Applicant: 电子科技大学
Abstract: 本发明公开了一种多射频多信道无线mesh网络部分相交信道分配方法,包括以下步骤:S1.计算各节点的邻居节点数和各节点距离网关节点的距离,各节点将自己的邻居节点数和距离网关节点的距离发送给自己两跳范围内的节点;S2.计算所有节点的信道分配的优先级,确定各节点分配信道的顺序,将各节点的优先级按升序排列,信道分配的优先级越小,对应节点的优先级越高;S3.各节点根据信道分配的优先级进行信道分配;S4.各节点进行信道选择;S5.各节点完成信道分配后将自己的信道分配情况、连通节点和连通强度发送给自己两跳范围内的节点。本发明适用于多射频部分相交信道的场景,可以应用于双射频部分相交信道的场景,可以不需要公共信道,降低了射频成本。
-
公开(公告)号:CN108649976A
公开(公告)日:2018-10-12
申请号:CN201810087553.3
申请日:2018-01-30
Applicant: 电子科技大学
IPC: H04B1/10 , H04B7/026 , H04B7/0413 , H04B7/06 , H04B7/08
Abstract: 本发明公开了一种无线传感网中基于双环的节点选择旁瓣抑制方法,该方法属于无线通信领域,主要涉及传感网络协作波束成形中,基于双环的节点选择旁瓣抑制方法。本发明在现有技术的基础上,改进设计了基于双环和扇区结合的方法,能在保证接收端要求SNR的前提下,极大的减小了协作波束的旁瓣值,使旁瓣得到了有效的抑制。通过分析目的节点接收到的协作远场波形可以得到该节点选择方案的性能,在保证较窄的波束主瓣的前提下,能明显的看出本文的方法对波形旁瓣的抑制效果;本发明利用了当节点足够稀疏时,协作波束的方向性会更加明显;从环和扇区中进行节点选择,提高了系统性能的优势,提出在双环扇区进行交叉的选择,有效的提升了节点的稀疏性,增强了传输性能。
-
公开(公告)号:CN108629455A
公开(公告)日:2018-10-09
申请号:CN201810433324.2
申请日:2018-05-08
Applicant: 电子科技大学
Abstract: 本发明属于智能交通技术领域,具体涉及一种基于车辆自组织网的实时路径规划方法。本发明通过车辆自组织网中车辆间直接进行分布式信息交互,不需要将数据回传至处理中心进行模式分析等操作,从而减短了信息的延时,以及现有导航依靠网络通讯对基础设施的强大依赖性。本发明在实时路况信息获取方式及路况信息处理方式上进行创新,提出的实时路径规划方案较现有方案灵活性更强,效率更高。
-
公开(公告)号:CN106019213B
公开(公告)日:2018-04-06
申请号:CN201610300904.5
申请日:2016-05-09
Applicant: 电子科技大学
IPC: G01S3/14
Abstract: 本发明公开了一种部分稀疏L阵及其二维DOA估计方法。本发明包括两个子阵构成L阵,第一子阵的阵元间距为半倍波长,第二子阵的阵元间距为n倍波长;并在第二子阵上设置一个距参考阵元的距离为半倍波长的辅助阵元。在进行DOA估计处理时,将子阵分别置于x轴和z轴,利用互相关矩阵不受噪声影响的特性,求接收数据的互相关并提取信号子空间;利用ULA的平移不变性和信号子空间,求取z轴阵列流型矩阵的旋转矩阵,并通过对旋转矩阵进行特征值分解,得到可能的俯仰角估计值,再基于辅助阵元对估计结果去模糊处理;再基于其进行信源波形的估计及x轴的阵列流型矩阵,求取相应的方位角。本发明用于雷达,声呐等,其实现低成本,低运算量,测向精度高。
-
公开(公告)号:CN106019213A
公开(公告)日:2016-10-12
申请号:CN201610300904.5
申请日:2016-05-09
Applicant: 电子科技大学
IPC: G01S3/14
CPC classification number: G01S3/14
Abstract: 本发明公开了一种部分稀疏L阵及其二维DOA估计方法。本发明包括两个子阵构成L阵,第一子阵的阵元间距为半倍波长,第二子阵的阵元间距为n倍波长;并在第二子阵上设置一个距参考阵元的距离为半倍波长的辅助阵元。在进行DOA估计处理时,将子阵分别置于x轴和z轴,利用互相关矩阵不受噪声影响的特性,求接收数据的互相关并提取信号子空间;利用ULA的平移不变性和信号子空间,求取z轴阵列流型矩阵的旋转矩阵,并通过对旋转矩阵进行特征值分解,得到可能的俯仰角估计值,再基于辅助阵元对估计结果去模糊处理;再基于其进行信源波形的估计及x轴的阵列流型矩阵,求取相应的方位角。本发明用于雷达,声呐等,其实现低成本,低运算量,测向精度高。
-
公开(公告)号:CN102684707B
公开(公告)日:2015-02-25
申请号:CN201210157967.1
申请日:2012-05-21
Applicant: 电子科技大学
IPC: H03M13/11
Abstract: 本发明提供一种高编码效率的LDPC编码器。LDPC编码器在S矩阵生成时采用并行计算方法,利用RAM更新计算模块输出的一组信息位更新一行S矩阵的元素。在计算S矩阵列和时,并不是等待S矩阵生成完毕后,再对S矩阵的每列元素进行异或;而是直接对RAM更新计算模块输出的信息位进行计算得到S矩阵列和,S矩阵列和结果与S矩阵生成结果同时得到,缩短了校验位的生成时间。另外,在编码过程中RAM更新计算模块仅向右一个方向循环移位,RAM地址与移位因子产生模块按照对应移位值从小到大的顺序对用于读写的RAM地址进行排序,并顺次输出移位值至进行循环移位的RAM更新计算模块,减小了移位的复杂度,进一步缩短编码时间。
-
公开(公告)号:CN100362462C
公开(公告)日:2008-01-16
申请号:CN200510084269.3
申请日:2005-07-15
Abstract: 本发明公开了针对读/写请求的磁盘阵列缓存的管理方法。针对读请求的管理过程包括:主机读请求到达时,判断读请求数据是否保存在磁盘阵列缓存中,如果是则从磁盘阵列缓存中获取读请求数据返回给主机,否则从磁盘获取读请求数据返回给主机,并执行步骤b1;b1、判断磁盘阵列缓存中是否存在空闲区域,如果存在则在空闲区域保存读请求数据,否则执行步骤c1;c1、选取磁盘阵列缓存中的读数据块,将读请求数据保存在被选中读数据块的位置处。对于主机写请求,也采用与上述过程类似的方法进行管理,并采用写聚合算法写入数据块到磁盘。本发明的方法在不降低缓存命中率的条件下,减少主机请求的平均服务时间,提高RAID系统的性能。
-
-
-
-
-
-