公开(公告)号：CN102684707A

公开(公告)日：2012-09-19

申请号：CN201210157967.1

申请日：2012-05-21

Applicant: 电子科技大学

Inventor： 林水生 ,  李广军 ,  马超 ,  伍国铜

IPC: H03M13/11

Abstract: 本发明提供一种高编码效率的LDPC编码器。LDPC编码器在S矩阵生成时采用并行计算方法，利用RAM更新计算模块输出的一组信息位更新一行S矩阵的元素。在计算S矩阵列和时，并不是等待S矩阵生成完毕后，再对S矩阵的每列元素进行异或；而是直接对RAM更新计算模块输出的信息位进行计算得到S矩阵列和，S矩阵列和结果与S矩阵生成结果同时得到，缩短了校验位的生成时间。另外，在编码过程中RAM更新计算模块仅向右一个方向循环移位，RAM地址与移位因子产生模块按照对应移位值从小到大的顺序对用于读写的RAM地址进行排序，并顺次输出移位值至进行循环移位的RAM更新计算模块，减小了移位的复杂度，进一步缩短编码时间。

公开(公告)号：CN102684707B

公开(公告)日：2015-02-25

申请号：CN201210157967.1

申请日：2012-05-21

Applicant: 电子科技大学

Inventor： 林水生 ,  李广军 ,  马超 ,  伍国铜

IPC: H03M13/11

Abstract: 本发明提供一种高编码效率的LDPC编码器。LDPC编码器在S矩阵生成时采用并行计算方法，利用RAM更新计算模块输出的一组信息位更新一行S矩阵的元素。在计算S矩阵列和时，并不是等待S矩阵生成完毕后，再对S矩阵的每列元素进行异或；而是直接对RAM更新计算模块输出的信息位进行计算得到S矩阵列和，S矩阵列和结果与S矩阵生成结果同时得到，缩短了校验位的生成时间。另外，在编码过程中RAM更新计算模块仅向右一个方向循环移位，RAM地址与移位因子产生模块按照对应移位值从小到大的顺序对用于读写的RAM地址进行排序，并顺次输出移位值至进行循环移位的RAM更新计算模块，减小了移位的复杂度，进一步缩短编码时间。