一种盖梁和桥墩的连接结构及连接方法

    公开(公告)号:CN116575317A

    公开(公告)日:2023-08-11

    申请号:CN202310834536.2

    申请日:2023-07-10

    Applicant: 湖南大学

    Abstract: 本申请公开的盖梁和桥墩的连接结构及连接方法,包括盖梁和桥墩;盖梁对应桥墩的位置预埋有环形连接件,环形连接件的内壁设有第一加强件;环形连接件的外壁设有第二加强件;桥墩的中部预设有用于插入环形连接件的连接柱,连接柱的外壁设有第三加强件,第一加强件与第三加强件交错布置,配合浇筑在环形连接件与连接柱之间的超高性能混凝土,可将盖梁与桥墩固定连接。该盖梁和桥墩的连接结构,采用环形连接件与连接柱进行配合装配,可保证连接质量,使盖梁不会因受偏心力、偏心弯矩被轻易拔出,桥墩给盖梁提供足够的支撑力,减小连接处因承受过大的外力作用而受损,连接过程简单方便,不需要现场支模,易于施工,可缩减施工工期。

    一种沟槽型分裂栅IGBT
    62.
    发明公开

    公开(公告)号:CN115799328A

    公开(公告)日:2023-03-14

    申请号:CN202211326158.9

    申请日:2022-10-27

    Applicant: 湖南大学

    Inventor: 邓高强 王俊

    Abstract: 本发明公开了一种沟槽型分裂栅IGBT,包括:N型半导体衬底;形成于N型半导体衬底表面的N型掺杂层;形成于N型掺杂层表面的P阱层;形成于P阱层表面的高掺杂N+发射区和高掺杂P+发射区;在垂直方向上贯穿P阱层且底部位于N型半导体衬底内的沟槽;形成于沟槽底部的P型屏蔽区;形成于N型半导体衬底背面的P型集电区;沟槽沿器件垂直方向上具有分离的第一导电材料和第二导电材料,第一导电材料和第二导电材料分别由绝缘介质包裹;P+发射区在水平方向上与沟槽接触,且与第二导电材料在纵向方向上相交叠;N+发射区在水平方向上与沟槽接触,且与第一导电材料在纵向方向上相交叠。可降低IGBT的饱和电流,最终实现更宽正向安全区。

    应用于多电平功率因数校正电路的分数阶预测控制方法

    公开(公告)号:CN115065227A

    公开(公告)日:2022-09-16

    申请号:CN202210630811.4

    申请日:2022-06-06

    Applicant: 湖南大学

    Abstract: 本发明公开一种应用于多电平功率因数校正电路的分数阶预测控制方法。通过PI控制单元对多电平功率因数校正变换器进行分数阶PI控制;预测控制单元对多电平功率因数校正变换器建立基于电感电流和电容电压的分数阶模型;根据分数阶模型,搭建分数阶预测控制模型,通过调节电感电流的阶数提升输入侧的电能质量,通过调节电容电压的阶数加快输出侧两个电容之间的电压平衡;建立反映多电平功率因数校正变换器的输入侧电能质量、输出侧动态响应、电容电压平衡的多目标适应值函数,通过灰狼优化单元优化电感电流的阶数、电容电压的阶数、分数阶PI控制的分数阶阶数以及分数阶PI控制的参数,得到最优的参数组合。

    一种延长全SiC单相逆变器寿命的方法

    公开(公告)号:CN114337347A

    公开(公告)日:2022-04-12

    申请号:CN202210005398.2

    申请日:2022-01-05

    Applicant: 湖南大学

    Abstract: 本发明属于电力电子变换器控制与智能化电源领域,具体涉及一种延长全SiC逆变器寿命的方法,这种方法包含电流控制环,AD转换模块,SiC MOSFET热敏电参数(TSEPs)在线监测模块、器件老化监测模块和SPWM单极性调制模块。本发明针对全SiC逆变器,将电流闭环控制与SiC MOSFET的老化监测相结合实现了稳定交流输出的同时,提高了整个系统的可靠性,延长了全SiC逆变器的寿命。

    一种基于热氧化AlN介质层的新型SiC绝缘栅介质的制备方法

    公开(公告)号:CN114023634A

    公开(公告)日:2022-02-08

    申请号:CN202111299775.X

    申请日:2021-11-04

    Applicant: 湖南大学

    Abstract: 本发明公布一种基于热氧化AlN介质层的新型SiC绝缘栅介质的制备方法,涉及半导体技术领域,制备方法包括:S10、对SiC外延片表面进行标准RCA清洗;S20、将清洗好的SiC外延片放入腔室1中,通入三甲基铝烷和氨气,在T1温度下,在SiC外延片上表面生长AlN介质层,生长时间为t1;S30、将生长有AlN介质层的SiC外延片放入腔室2中,通入氧气或混合气,在T2温度下,将部分或全部AlN介质层氧化,生成AlON氧化层,氧化时间为t2。本发明实例通过氧化AlN一方面得到禁带宽度更高的AlON,可以有效抑制SiCMOSFET器件的漏电流;另一方面,氧化过程中产生的含氮气氛可以起到界面钝化的效果,在不额外引入退火工艺的情况下,可进一步改善SiCMOS界面。

    一种异质集成二极管的SiC MOSFET器件

    公开(公告)号:CN112349781A

    公开(公告)日:2021-02-09

    申请号:CN202011220341.1

    申请日:2020-11-05

    Applicant: 湖南大学

    Abstract: 本发明公布了一种异质集成二极管的SiC MOSFET器件,其特征在于,包括自下而上依次设置有漏极、N+衬底、N‑外延层、P阱区的元胞结构;所述P阱区的表面设置有金属源极;所述N‑外延层的表面设置有半导体异质结结构;所述半导体异质结结构正面与金属源极连接;所述半导体异质结结构的两侧设置有栅极结构;所述栅极结构位于金属源极和N‑外延层之间;所述P阱区中具有N阱区;所述元胞结构最外侧的P阱区中还具有P+区,所述P+区和N阱区的引出端均与金属源极相连。本发明同时实现MOSFET正向导通特性和异质结二极管的反向续流特性,制备工艺与现有技术具有高度兼容性。

    一种功率器件结温在线检测系统

    公开(公告)号:CN111983415A

    公开(公告)日:2020-11-24

    申请号:CN202010841265.X

    申请日:2020-08-20

    Applicant: 湖南大学

    Inventor: 王俊 俞恒裕 江希

    Abstract: 本发明提供了一种功率器件结温在线检测系统,其特征在于:包括电源电路,所述电源电路分别与门极驱动电路、隔离电路、电压采集电路、电流采集电路、信号处理电路、和DSP控制器相连接,所述电源电路能够提供隔离供电;该在线检测系统依据功率器件本身的温度敏感电参数:阈值电压;本发明所提出的功率器件结温在线监测系统能够在不影响功率器件正常运行的前提下,准确实时的反馈结温信息,避免因器件结温过高损坏器件,破坏整个系统的可靠运行。本发明检测系统成本低,可靠性高且易于实现,有很强的应用价值。

    一种基于开通电流斜率的半导体器件结温在线检测系统

    公开(公告)号:CN111880069A

    公开(公告)日:2020-11-03

    申请号:CN202010841091.7

    申请日:2020-08-20

    Applicant: 湖南大学

    Inventor: 王俊 江希 俞恒裕

    Abstract: 本发明公布了一种基于开通电流斜率的半导体器件结温在线检测系统,其特征在于,包括电源电路,所述电源电路分别与门极驱动电路、电压与电流测量电路、电流斜率采集电路、信号处理电路、隔离电路、A/D采样电路和DSP控制器相连接,所述电源电路能够提供隔离供电;该在线检测系统依据半导体器件本身的温度敏感电参数:阈值电压。本发明具有很好的适用性,可实现低成本、简单、稳定、快速的获取半导体器件的实时结温,有效避免在系统中由于半导体器件结温过高而造成系统失效的经济损失以及可能的人员损伤。

    一种用于斩波电路的单片集成半导体芯片及其制备方法

    公开(公告)号:CN107887332B

    公开(公告)日:2020-06-09

    申请号:CN201710874285.5

    申请日:2017-09-25

    Applicant: 湖南大学

    Abstract: 本发明实施例提供一种用于斩波电路的单片集成半导体芯片及其制备方法,该半导体芯片包括:主控开关MOSFET、同步整流MOSFET、CMOS逻辑驱动芯片;主控开关MOSFET的第一源极区和同步整流MOSFET的第二漏极区通过金属互连线互联并作为半导体芯片的第一预留接口VSW,主控开关MOSFET的第一栅极结构和同步整流MOSFET的第二栅极结构分别连接到CMOS逻辑驱动芯片中第一CMOS和第二CMOS的输出节点,主控开关MOSFET的第一漏极区通过金属互连线引出半导体芯片的第二预留接口Vin。应用本发明实施例提供的方案,能够减小斩波电路体积,减少寄生参数,从而提高功率密度和可靠性。

    一种高压碳化硅IGBT的软穿通结构

    公开(公告)号:CN109950302A

    公开(公告)日:2019-06-28

    申请号:CN201910301459.8

    申请日:2019-04-15

    Applicant: 湖南大学

    Abstract: 本发明涉及电力电子器件技术领域,尤其涉及本发明一种高压碳化硅IGBT的软穿通结构,通过在P+注入层和N-漂移层之间设置N型缓冲层,并将N型缓冲层分为两层或两层以上不同的区域,针对每层区域设置不同的掺杂浓度;本发明低浓度的N型缓冲层可以把耗尽层边界在N型缓冲层中的扩展速度大幅度减慢,从而使得关断瞬态电学特性很软;在正向导通模式,N型缓冲层可以调整集电极的空穴注入效率,减小动态关断过程中的功率损耗;因此,所述软穿通碳化硅IGBT结构在抑制较高的dv/dt,di/dt电磁干扰噪音及关断功率损耗折中方面有很大优势;同时,软穿通结构IGBT高电阻率N-漂移层厚度较薄,其正向导通压降与穿通结构一样较低。

Patent Agency Ranking