-
公开(公告)号：CN1700216A
公开(公告)日：2005-11-23
申请号：CN200510011804.2
申请日：2005-05-27
Applicant: 清华大学
IPC: G06F17/50
Abstract: 基于松弛操作的层次式电源/地线网络的瞬态分析方法属于VLSI物理设计领域，其特征在于：先把原始电路利用一种以通孔连线为边界线的划分策略划分为多个规模较小的子电路，再通过松弛操作把子电路的电学参数映射到由边界节点组成的父亲电路中，再利用现有的快速算法求解父亲电路后逐个求解各子电路，本发明用C语言实现，它在满足精度前提下，不仅快速且占用的内存小，而且其层次式的设计方法更适用于更大规模芯片的测试。
-
公开(公告)号：CN106817215B
公开(公告)日：2019-09-20
申请号：CN201611114328.1
申请日：2016-12-07
Applicant: 清华大学
Abstract: 本发明公开了一种针对旁路攻击的片上供电网络验证方法，包括：对芯片的寄存器传输级网表文件进行逻辑综合和物理设计，获得晶体管级网表文件；根据获得的晶体管级网表文件，建立包括供电网络和负载的电路模型；根据产生的明文‑密文数据对及对应的密钥，对芯片执行加密运算的逻辑过程进行模拟，获得负载的电流波形文件；根据电路模型和负载的电流波形文件，对芯片执行加密运算的物理过程进行仿真，获得芯片的功耗曲线；根据获得的功耗曲线，对芯片进行旁路攻击，获得攻击的猜测密钥；根据获得的猜测密钥，分析旁路攻击的结果，对供电网络的抗旁路攻击能力进行验证。本发明的方法成本较小、准确度高，并且缩短了设计验证的周期。
-
公开(公告)号：CN103793483B
公开(公告)日：2017-02-15
申请号：CN201410021210.9
申请日：2014-01-16
Applicant: 清华大学
CPC classification number: Y02D10/45
Abstract: 本发明公开了一种基于时钟节点结群的时钟树生成方法，包括以下步骤：步骤A，将版图中的时钟节点划分为若干个底层时钟节点簇，在所述底层时钟节点簇内部进行底层时钟树构造，在所述底层时钟树的根部插入第一缓冲器，用于驱动所述底层时钟节点簇；步骤B，将所有的第一缓冲器作为顶层时钟节点，构造顶层时钟树，在所述顶层时钟树的走线上插入若干个第二缓冲器，用于驱动所述顶层时钟节点；步骤C，以所述第一缓冲器为连接点，将底层时钟树和顶层时钟树合并成为整体时钟树。本发明可以降低时钟网络的功耗和时钟偏差。
-
公开(公告)号：CN103488816A
公开(公告)日：2014-01-01
申请号：CN201310393083.0
申请日：2013-09-02
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种模拟电路的多层精确匹配布线方法，包括：步骤10，读入待布线网组中每个线网的线网信息、布线区域内障碍信息和布线工艺参数信息；步骤20，根据待布线网组的每个线网信息中的起始点和终止点信息计算所有可能拐点的位置信息；步骤30，根据所有可能拐点的位置信息、待布线网组的布线区域内障碍信息和布线工艺参数信息，将布线区域划分为三维不均匀网格；步骤40，在所述三维不均匀网格上，采用A*搜索算法对待布线网组中的所有线网同时搜索布线路径；步骤50，采用A*搜索算法的回找过程求得待布线网组的精确布线路径结果。
-
公开(公告)号：CN102592033B
公开(公告)日：2013-07-24
申请号：CN201210058540.6
申请日：2012-03-07
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种片上供电网络仿真的通孔处理方法及系统。该通孔处理方法包括：步骤1，计算片上供电网络的总电流Itotal；步骤2，计算第l层金属走线到第l-1层金属走线之间的通孔总数步骤3，如果则忽略第l层金属走线到第l-1层金属走线之间第j个通孔，否则保留第l层金属走线到第l-1层金属走线之间第j个通孔；步骤4，忽略通孔后，修改电路拓扑图；其中为第l层金属走线到第l-1层金属走线之间第j个通孔电阻，l为正整数，ε为求解精度，μ为倍数因子。本发明可以根据求解精度ε和倍数因子μ自适应地实现通孔处理，并且通过并查集技术将电路拓扑更新，形成的仿真矩阵不再具有很强的病态性，因此可以提高待求解问题的收敛性和稳定性。
-
Patent Agency Ranking
公开(公告)号：CN103207941A
公开(公告)日：2013-07-17
申请号：CN201310152859.X
申请日：2013-04-27
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种集成电路供电网络全参数模型下瞬态分析方法，包括：确定步骤，确定待分析的集成电路供电网络的全参数模型信息；建立步骤，基于所述全参数模型信息建立包含多个独立子电路的供电网络拓扑图；分析步骤，对所述供电网络拓扑图中的各个子电路并行进行直流工作点分析和瞬态分析得到各个子电路在各个时刻的电路节点电压分布。对于全参数的电路模型，本发明建立了可以采用对称矩阵求解器的线性系统，根据问题求解的特点，混合采用了直接求解器和迭代求解器。本发明可以对例如SPICE网表格式全参数模型下的供电网络进行快速精确的瞬态电压降分析，尤其是在内存消耗方面，相比以往的仿真器有着很大程度的提高。
-
公开(公告)号：CN103150435A
公开(公告)日：2013-06-12
申请号：CN201310077342.9
申请日：2013-03-12
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开了一种时钟节点结群方法，包括：确定步骤，确定版图中的时钟节点；划分步骤，将所述时钟节点划分为K个时钟节点簇，作为初始时钟节点结群；结群步骤，对所述初始时钟节点结群进行优化，得到最优时钟节点结群。本发明通过将版图中的时钟节点划分成若干个时钟节点簇，每个节点簇由一个缓冲器驱动，然后将所有缓冲器作为时钟网络综合的输入节点，进行时钟网络构造与优化，能够有效降低时钟网络的功耗，并且满足系统要求的转换速率，时钟偏差，时延等约束。
-
公开(公告)号：CN101980216B
公开(公告)日：2012-11-28
申请号：CN201010509759.4
申请日：2010-10-18
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开一种基于网块的快速多层布线方法，主要是为了提高集成电路多层布线的效率而设计。本发明，首先，根据读入的布线区域内的障碍信息建立并规范障碍列表，扩展障碍列表中各障碍的边界，从而构造出三维不均匀网格阵列，并标记出布线起始点和终止点；然后，设置三维不均匀网格阵列的允许扩展方向，将具有相同扩展方向的网格合并为一个一个矩形，称为“网块”；最后，采用A*算法对在由网块构成的三维不均匀网格阵列上搜索出最短布线路径。本发明能够有效的提高集成电路多层布线的效率，且本发明的方法程序实现较为简单。
-
公开(公告)号：CN1545142B
公开(公告)日：2012-05-16
申请号：CN200310115536.X
申请日：2003-11-28
Applicant: 清华大学
Abstract: 基于多层次等效电路模型的集成电路电源网络瞬态分析求解的方法，含有基于直流分析的对电源线/电线网络进行瞬态分析的方法，其特征是：它是一种针对集成电路的电源线/地线网络具有规整的网状(Mesh)结构的特点，按照多网格方法的基本思想，把电路网络中的中间节点RLC电路的参数R、L、C和电流源近似等效到电路网络的角节点上，在当前层次基础上形成仅有角节点组成的粗电路网络层，逐层进行上述操作，形成最终的粗电路网络，然后列出线性方程组，利用现有的方法快速求解出此时刻等效电路的所有节点的电压值，再据此逐层恢复求出所有层中被合并节点此时刻的电压值的快速方法。其特点是在满足精度要求情况下，大幅提高模拟求解速度。
-
公开(公告)号：CN101980216A
公开(公告)日：2011-02-23
申请号：CN201010509759.4
申请日：2010-10-18
Applicant: 清华大学
IPC: G06F17/50
Abstract: 本发明公开一种基于网块的快速多层布线方法，主要是为了提高集成电路多层布线的效率而设计。本发明，首先，根据读入的布线区域内的障碍信息建立并规范障碍列表，扩展障碍列表中各障碍的边界，从而构造出三维不均匀网格阵列，并标记出布线起始点和终止点；然后，设置三维不均匀网格阵列的允许扩展方向，将具有相同扩展方向的网格合并为一个一个矩形，称为“网块”；最后，采用A*算法对在由网块构成的三维不均匀网格阵列上搜索出最短布线路径。本发明能够有效的提高集成电路多层布线的效率，且本发明的方法程序实现较为简单。
-
-
-
-
-
-
-
-
-
Search Results
79
records
(took 0.021 seconds)
