-
公开(公告)号：CN107945830A
公开(公告)日：2018-04-20
申请号：CN201610891521.X
申请日：2016-10-12
Applicant: 复旦大学
IPC: G11C15/04
CPC classification number: G11C15/04
Abstract: 本发明公开了一种非易失三态内容寻址存储器及其寻址方法，所述存储器包括：搜索线、匹配线、互补搜索线和多个存储单元，所述存储单元包括第一存储电阻和第二存储电阻，所述第一存储电阻的第一端与所述搜索线相连，所述第一存储电阻的第二端与所述匹配线相连，所述第二存储电阻的第一端与所述互补搜索线相连，所述第二存储电阻的第二端与所述匹配线相连。本发明提供的非易失三态内容寻址存储器及其寻址方法，具有存储密度大和可靠性强特点。
-
公开(公告)号：CN106406492A
公开(公告)日：2017-02-15
申请号：CN201510460606.8
申请日：2015-07-30
Abstract: 本发明实施例提供一种混合存储设备、计算机、控制设备、及降低功耗的方法。所述混合存储设备包括控制器、易失性存储单元及非易失性存储单元。所述混合存储设备在第一工作模式下时，所述易失性存储单元为开启态，所述非易失性存储单元为关闭态，在第二工作模式下，所述非易失性存储单元为开启态，所述易失性存储单元为关闭态；在所述混合存储设备运行在所述第一工作模式时，当所述控制器侦测到所述计算机的运行指标满足第一切换条件时，开启所述非易失性存储单元，拷贝所述易失性存储单元中的数据至所述非易失性存储单元中，并将所述混合存储设备切换到第二工作模式。使用本发明可以有效减少所述易失性存储单元产生的背景功耗。
-
-
公开(公告)号：CN106205681A
公开(公告)日：2016-12-07
申请号：CN201510215796.7
申请日：2015-04-29
Applicant: 复旦大学
IPC: G11C13/00
Abstract: 本发明属于集成电路技术领域，具体为针对三维竖直堆叠阻变存储器(3D VRRAM)提出能够有效抑制IR drop电压降和读写干扰的单元结构、阵列架构和操作算法。针对3D VRRAM中存在的潜行通路(sneaking path)对读写操作的干扰问题，提出了一种采用双向二极管(bidirectional diode，2D)作为辅助选通的2D1R单元结构来减小这种干扰。针对3D VRRAM中的IR drop电压降过大的问题，本发明提出采用shunting技术来减小IR drop电压降。另外，本发明提出采用参考plane作为读参考来克服IRdrop电压降对读操作的影响，并提出相应的读操作方法及读电路。而针对IR drop电压降对写操作的影响，本发明提出了Write-Verify(写验证)技术。
-
公开(公告)号：CN106201912A
公开(公告)日：2016-12-07
申请号：CN201510232662.6
申请日：2015-05-08
IPC: G06F12/08
Abstract: 本发明实施例公开了一种内存访问方法，用于降低计算机系统的功耗。本发明实施例方法包括：在SCM处于关闭状态且DRAM处于开启状态时，确定计算机系统的负载状态；若计算机系统处于低负载状态，则开启SCM，并将DRAM中的数据写入SCM；当将DRAM中的数据写入SCM后，关闭DRAM。本发明实施例提供的方法在计算机系统处于高负载状态时，使用DRAM作为内存，能够满足高负载计算机系统对容量和速度的需求；在计算机系统处于低负载状态时，使用SCM作为内存，能够减少内存刷新造成的功耗。本发明实施例还提供了相关的计算机系统。
-
Patent Agency Ranking
公开(公告)号：CN103390628B
公开(公告)日：2016-08-03
申请号：CN201210141482.3
申请日：2012-05-08
Applicant: 复旦大学
Abstract: 本发明提供集成于集成电路的后端结构的电阻型存储器及其制备方法，属于存储器技术领域。该电阻型存储器集成在后端结构中，对用于形成垂直电极的通孔，通孔周围的介质层被部分地水平横向刻蚀以形成一个或多个水平沟槽，水平沟槽被用来定义形成存储功能层，并且在所述水平沟槽中依次形成用于形成双向二极管的金属内电极、半导体层、金属水平电极。该电阻型存储器实现了三维的堆叠排列、密度高、制备效率高、成本低、功耗低，并且可以适用于双极性电阻型存储器。
-
公开(公告)号：CN103123806B
公开(公告)日：2016-08-03
申请号：CN201110369979.6
申请日：2011-11-20
Applicant: 复旦大学
IPC: G11C11/4063
Abstract: 本发明属动态随机存取存储器技术领域，涉及一种动态随机存取存储器的列选择信号的控制电路。所述控制电路包括列选择信号生成电路，还包括：与所述动态随机存取存储器的存储单元相应的冗余单元、以及冗余字线驱动模块；其中，当所述冗余单元的放大读出电压与预置的电压阈值相匹配时，所述列选择信号生成电路生成列选择信号。该动态随机存取存储器，其包括存储阵列、存储阵列中的存储单元的读通路，其特征在于，所述存储阵列中还包括冗余单元，所述动态随机存取存储器还包括该列选择信号的控制电路。该动态随机存取存储器在保证读可靠性的同时，提高读操作速度。
-
-
公开(公告)号：CN104795086A
公开(公告)日：2015-07-22
申请号：CN201410028573.5
申请日：2014-01-21
IPC: G11C5/06
Abstract: 本发明实施例公开了一种存储阵列、存储器及存储阵列控制方法，减少整个存储阵列的功耗，提升存储容量。存储阵列包括：存储单元，其存储区域顶部端口分别与阴极总线、阳极总线相连，其读写装置包括第一端口和第二端口，其存储区域包括第三端口和第四端口，对于一个存储单元，第一端口与第二列选通管相连，第二端口通过第一开关管与行译码器相连，第三端口通过第二开关管连接至第一列选通管和行译码器，第四端口通过第三开关管连接至第一列选通管和行译码器；通过对阴极总线、阳极总线、行译码器与第一列选通管的控制，选通存储单元和输入进行移位操作的信号；通过对行译码器与第二列选通管的控制，选通读写装置和输入进行读写操作的信号。
-
公开(公告)号：CN102339949B
公开(公告)日：2015-04-22
申请号：CN201010239033.3
申请日：2010-07-28
Applicant: 复旦大学
Abstract: 本发明属于一次可编程存储器技术领域，具体为一种高可靠性一次可编程存储（OTP）单元、存储器及其制备方法。该OTP单元包括下电极、上电极以及两个或两个以上并联置于上电极和下电极之间的存储介质层。该存储介质层包括：第一金属氧化物层和第二金属氧化物层，第一和第二金属氧化物层之间形成用于编程的相邻接区域。该OTP包括按行和列排列的多个所述一次可编程存储单元。本发明OTP可靠性高、编程电压低、单元面积小、可集成于集成电路的后端结构中、工艺灵活性强，其制备方法相对简单、成本低。
-
-
-
-
-
-
-
-
-
Search Results
259
records
(took 0.041 seconds)
