-
公开(公告)号：CN106252407B
公开(公告)日：2020-06-05
申请号：CN201510764636.8
申请日：2015-11-11
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/08 , H01L21/336
Abstract: 提供了一种FinFET器件结构及其形成方法。FinFET器件结构包括形成在衬底上方的停止层，和形成在停止层上方的鳍结构。FinFET器件结构包括：形成在鳍结构上方的栅极结构，和邻近栅极结构的源极/漏极(S/D)结构。S/D结构的底面位于高于停止层的底面的位置处，或位于与停止层的底面齐平的位置处。本发明实施例涉及具有停止层的鳍式场效应晶体管(FinFET)器件结构及其形成方法。
-
公开(公告)号：CN107026119B
公开(公告)日：2020-04-21
申请号：CN201710061657.2
申请日：2017-01-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 本案介绍形成半导体装置的一种方法，此方法包括接收具有多个栅极结构的基板；在栅极结构侧壁上形成间隔物；评估栅极结构的间距差异；根据间距差异决定蚀刻配方；藉由使用蚀刻配方对与栅极结构关连的极区域执行蚀刻制程，从而形成具有各自深度的源极/漏极凹槽；以及藉由使用半导体材料执行磊晶生长以在源极/漏极凹槽中形成源极/漏极特征。
-
公开(公告)号：CN107452739B
公开(公告)日：2020-02-21
申请号：CN201710301063.4
申请日：2017-05-02
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/8238 , H01L29/423
Abstract: 本发明的实施例提供了一种半导体器件，包括栅极隔离插塞，栅极隔离插塞进一步包括具有底部部分和两个侧壁部分的U型层以及与所述底部部分重叠的内部区。所述内部区接触所述两个侧壁部分。第一晶体管具有第一栅叠件，并且第一栅叠件的第一端与栅极隔离插塞的内部区和U型层均接触。第二晶体管具有第二栅叠件，第二栅叠件的第二端与栅极隔离插塞的内部区和U型层均接触。第一栅叠件和第二栅叠件在栅极隔离插塞的相对两侧。本发明的实施例还提供了一种形成半导体器件的方法。
-
公开(公告)号：CN106972054B
公开(公告)日：2019-12-10
申请号：CN201611074867.7
申请日：2016-11-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/10 , H01L29/423 , H01L29/78 , H01L21/336 , H01L21/28
Abstract: 一种半导体器件包括至少一个半导体鳍、栅电极、至少一个栅极间隔件和栅极电介质。该半导体鳍包括至少一个凹进部分和至少一个沟道部分。栅电极存在于半导体鳍的至少沟道部分上。栅极间隔件存在于栅电极的至少一个侧壁上。栅极电介质至少存在于半导体鳍的沟道部分和栅电极之间。栅极电介质比半导体鳍的沟道部分的至少一个端面延伸更远。本发明实施例涉及半导体器件及其制造方法。
-
公开(公告)号：CN106252408B
公开(公告)日：2019-08-23
申请号：CN201510770373.1
申请日：2015-11-12
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L23/528 , H01L21/768
Abstract: 本发明提供了具有互连结构的鳍式场效应晶体管(FINFET)器件结构。提供了半导体器件结构。半导体器件结构包括形成在衬底上方的第一金属层和形成在第一金属层上方的互连结构。互连结构包括上部、中间部和下部，在上部和下部之间连接中间部。上部和下部均具有恒定的宽度，并且中间部具有从上部至下部逐渐减小的锥形宽度。
-
Patent Agency Ranking
公开(公告)号：CN109786330A
公开(公告)日：2019-05-21
申请号：CN201810917111.7
申请日：2018-08-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本文提供了集成电路的实例以及用于形成该集成电路的方法。在一些实例中，一种方法包括接收衬底，该衬底包括：在衬底的其余部分上方延伸的多个鳍；第一区域，包括含有多个鳍的第一子集的第一防护区域；以及第二区域，包括含有多个鳍的第二子集的第二防护区域。第一区域具有第一性能特征，并且第二区域具有与第一性能特征不同的第二性能特征。基于第一性能特征，将多个鳍的第一子集凹陷至第一高度，并且基于第二性能特征，将多个鳍的第二子集凹陷至小于第一高度的第二高度。
-
公开(公告)号：CN107689398A
公开(公告)日：2018-02-13
申请号：CN201710485975.1
申请日：2017-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7851 , H01L21/28008 , H01L21/3065 , H01L21/3081 , H01L21/76224 , H01L21/76802 , H01L21/76877 , H01L23/535 , H01L29/42376 , H01L29/4991 , H01L29/66795 , H01L29/785
Abstract: 本发明的实施例公开了一种用于制造半导体器件(例如，鳍式场效应晶体管)的代表性方法，该方法包括以下步骤：形成具有第一横向宽度的栅极结构，并且在栅极结构上方形成第一通孔开口。第一通孔开口具有暴露栅极结构的最上表面的最下部。第一通孔开口的最下部具有第二横向宽度。第二横向宽度与第一横向宽度的比率小于约1.1。邻近栅极结构横向设置源极/漏极(S/D)区。接触部件设置在S/D区上方。第二通孔开口延伸至并暴露接触部件的最上表面。第二通孔开口的最下部设置在栅极结构的最顶部之上。本发明的实施例还公开了一种半导体器件。
-
公开(公告)号：CN107424934A
公开(公告)日：2017-12-01
申请号：CN201710289431.8
申请日：2017-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/08 , H01L29/423 , H01L29/78
Abstract: 一种实施例方法包括在半导体鳍上方形成第一伪栅极堆叠件和第二伪栅极堆叠件。半导体鳍的一部分由第一伪栅极堆叠件和第二伪栅极堆叠件之间的开口暴露。该方法还包括蚀刻半导体鳍的部分以使开口延伸至半导体鳍内。在半导体鳍的俯视图中，半导体鳍的材料环绕开口。该方法还包括在半导体鳍的部分上的开口中外延生长源极/漏极区。本发明实施例涉及鳍式场效应晶体管(FINFET)中的源极/漏极区及其形成方法。
-
公开(公告)号：CN107424932A
公开(公告)日：2017-12-01
申请号：CN201710286253.3
申请日：2017-04-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L21/28 , H01L29/06 , H01L29/10 , H01L29/423 , H01L29/78
Abstract: 一种方法的实施例，包括在衬底的第一区中形成第一鳍并且在衬底的第二区中形成第二鳍，在衬底上形成第一隔离区，第一隔离区围绕第一鳍和第二鳍，在第一鳍上方形成第一伪栅极并且在第二鳍上方形成第二伪栅极，第一伪栅极和第二伪栅极具有相同的纵向轴线，用第一替换栅极替换第一伪栅极并且用第二替换栅极替换第二伪栅极，在第一替换栅极和第二替换栅极之间形成第一凹槽，以及在第一凹槽中填充绝缘材料以形成第二隔离区。本发明实施例涉及FinFET结构及其形成方法。
-
公开(公告)号：CN107170825A
公开(公告)日：2017-09-15
申请号：CN201611230186.5
申请日：2016-12-27
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L21/76834 , H01L21/02123 , H01L21/76802 , H01L29/42372 , H01L29/66545 , H01L29/66795 , H01L29/7848 , H01L29/785 , H01L2029/7858
Abstract: 本发明实施例公开了半导体器件、鳍式场效晶体管器件及其形成方法。根据一些实施例，半导体器件包括衬底、第一栅堆叠、第一介电层、遮蔽层及连接件。所述第一栅堆叠位于衬底之上。所述第一介电层位于所述第一栅堆叠侧边，其中所述第一栅堆叠的顶表面低于所述第一介电层的顶表面，从而在所述第一栅堆叠上方提供第一凹陷。所述遮蔽层位于所述第一凹陷的表面上且延伸至所述第一介电层的所述顶表面上。所述连接件穿过所述遮蔽层并电连接至所述第一栅堆叠。
-
-
-
-
-
-
-
-
-
Search Results
263
records
(took 0.043 seconds)
