一种存储器及其访问方法、电子设备

    公开(公告)号:CN119832948A

    公开(公告)日:2025-04-15

    申请号:CN202311322862.1

    申请日:2023-10-12

    Abstract: 一种存储器及其访问方法、电子设备,所述存储器包括至少一个存储阵列、多条沿垂直于衬底的第三方向延伸的位线和多条沿平行于所述衬底的第二方向延伸的公共位线,所述存储阵列包括沿平行于所述衬底的第一方向和所述第二方向阵列分布的多个存储单元和多条沿所述第一方向延伸的字线,沿第二方向分布的同一列的位线连接到同一条公共位线,不同列的位线连接到不同公共位线,且每条所述位线通过一个第一选通子电路连接到所述公共位线,所述第一选通子电路还连接第一选通控制线,所述第一选通子电路被配置为:根据第一选通控制线的控制连通或断开所述位线和所述公共位线。本实施例提供的方案,多条位线连接到一条公共位线,可以减少存储器使用的感测放大器数量。

    半导体结构及其制作方法
    62.
    发明公开

    公开(公告)号:CN119603957A

    公开(公告)日:2025-03-11

    申请号:CN202311161018.5

    申请日:2023-09-08

    Abstract: 本发明涉及一种半导体结构及其制作方法,制作方法包括以下步骤:提供初始结构,初始结构包括多个第一半导体柱;形成多个第二半导体柱,多个第二半导体柱沿第一方向排成多列,第二半导体柱和第一半导体柱相连,第二半导体柱包括沿远离第一半导体柱的方向依次设置的第一区域、第二区域和第三区域;形成字线,字线沿第一方向延伸并包覆沿第一方向排列的一列第二半导体柱的第二区域的侧壁;形成牺牲层,牺牲层沿第一方向在相邻的字线之间延伸,牺牲层至少填充相邻的字线之间的部分空间;形成顶部绝缘层覆盖牺牲层并填充相邻的两列第二半导体柱之间未被填充的空间;去除牺牲层,在牺牲层被去除的位置形成空气层,以降低相邻的字线之间的寄生电容。

    存储单元以及包含其的存储器、电子设备

    公开(公告)号:CN119497370A

    公开(公告)日:2025-02-21

    申请号:CN202311034230.5

    申请日:2023-08-16

    Abstract: 本申请提供一种存储单元以及包含其的存储器和电子设备。该存储单元包括读晶体管和写晶体管;读晶体管包括具有垂直延伸的第一部分和水平延伸的第二部分的第一栅极、环绕第一部分的侧壁的第一半导体层以及环绕第一半导体层且沿着垂直方向从下到上排列的第一电极层、第一绝缘层以及第二电极层;写晶体管包括具有垂直延伸的第三部分和水平延伸的第四部分的第二栅极、环绕第三部分的侧壁的第二半导体层以及环绕第二半导体层且沿着垂直方向从下到上排列的第三电极层、第三绝缘层以及第四电极层;第二部分与第二电极层在垂直方向上具有小于第四部分与第四电极层之间的第二距离的第一距离。本申请的器件架构提高了存储节点的电容。

    一种半导体器件及其制造方法、电子设备

    公开(公告)号:CN117979689B

    公开(公告)日:2025-02-11

    申请号:CN202311220388.1

    申请日:2023-09-20

    Abstract: 一种半导体器件及其制造方法、电子设备,属于半导体技术领域,所述半导体器件包括:多个晶体管,分布于不同层沿着垂直衬底方向堆叠;所述晶体管包括栅电极和半导体层;位线,沿着垂直所述衬底的方向延伸,与所述多个晶体管的多个所述半导体层连接;字线,沿平行所述衬底的第一方向延伸,包括在第一方向上分布的所述栅电极和连接电极,所述连接电极沿着所述第一方向延伸且与所述栅电极接触;所述半导体层为环形半导体层,所述环形半导体层的侧壁沿平行于所述衬底的第二方向延伸,所述栅电极环绕所述半导体层的外侧壁与所述半导体层绝缘,所述第一方向与所述第二方向交叉。所述半导体器件有利于提升器件密度。

    半导体结构及其制备方法
    65.
    发明公开

    公开(公告)号:CN119233629A

    公开(公告)日:2024-12-31

    申请号:CN202310789597.1

    申请日:2023-06-29

    Abstract: 本申请涉及一种半导体结构及其制备方法。该半导体结构包括:衬底;所述衬底包括呈阵列排布的多个有源柱,所述有源柱包括沟道区域,所述沟道区域侧壁具有栅极容置槽;多个栅极;所述栅极包覆对应所述有源柱的所述沟道区域,且所述栅极至少填充所述栅极容置槽。该半导体结构具有较好的栅控能力以及较高的开关比,有利于提升半导体器件的电学性能。

    晶体管、半导体器件及其制造方法

    公开(公告)号:CN119170633A

    公开(公告)日:2024-12-20

    申请号:CN202310735758.9

    申请日:2023-06-20

    Abstract: 本申请实施例提供了一种晶体管、半导体器件及其制造方法。在本申请实施例提供的晶体管中,通过在第一电极部的侧壁处设置功函数小于第一电极部的金属结构,使得第一电极部靠近金属结构的一端表面处、或与金属结构接触界面处的费米能级上移,使得金属结构的费米能级和第一电极部的费米能级在两者相互靠近处或接触的界面处相等或接近,从而带动第一电极部表面的导带和价带弯曲,使得第一电极部表面处载流子的浓度增大,从而能够降低第一电极部表面的电阻,进而在晶体管的第一电极部与位线连接的情况下,能够降低第一电极部的表面与位线之间的接触电阻,使之形成欧姆接触。同时,无需对第一电极部进行重度掺杂,能够提高晶体管的生产效率和成品率。

    一种半导体器件及其制造方法、电子设备

    公开(公告)号:CN117979689A

    公开(公告)日:2024-05-03

    申请号:CN202311220388.1

    申请日:2023-09-20

    Abstract: 一种半导体器件及其制造方法、电子设备,属于半导体技术领域,所述半导体器件包括:多个晶体管,分布于不同层沿着垂直衬底方向堆叠;所述晶体管包括栅电极和半导体层;位线,沿着垂直所述衬底的方向延伸,与所述多个晶体管的多个所述半导体层连接;字线,沿平行所述衬底的第一方向延伸,包括在第一方向上分布的所述栅电极和连接电极,所述连接电极沿着所述第一方向延伸且与所述栅电极接触;所述半导体层为环形半导体层,所述环形半导体层的侧壁沿平行于所述衬底的第二方向延伸,所述栅电极环绕所述半导体层的外侧壁与所述半导体层绝缘,所述第一方向与所述第二方向交叉。所述半导体器件有利于提升器件密度。

    动态随机存储单元、存储器、存储装置及读取方法

    公开(公告)号:CN116206643B

    公开(公告)日:2024-03-15

    申请号:CN202210880274.9

    申请日:2022-07-25

    Abstract: 本申请实施例提供了一种动态随机存储单元、存储器、存储装置及读取方法。该动态随机存储单元包括写入晶体管和读取晶体管,写入晶体管包括与写入字线电连接的第一主栅极、与写入位线电连接的第一极以及与存储节点电连接的第二极;读取晶体管包括与存储节点电连接的第二主栅极、与读取字线电连接的第三极和与读取位线电连接的第四极;写入晶体管和/或读取晶体管包括与存储节点电连接的背栅极。本实施例中,利用背栅极与主栅极、沟道等构成存储电容,利用存储电容的稳压特性提升存储节点的电位的稳定性;并且存储节点的电位的稳定性提升使得动态随机存储单元的刷新频率降低,从而降低存储装置的功耗。

    一种半导体器件及其制作方法

    公开(公告)号:CN116190424B

    公开(公告)日:2024-03-15

    申请号:CN202211310252.5

    申请日:2022-10-25

    Abstract: 本公开提供一种半导体器件及其制作方法,涉及半导体技术领域。该半导体器件包括衬底、形成于衬底的沟道区以及位于沟道区两侧的源区和漏区,其中,沟道区包括具有第一掺杂浓度的第一沟道层和具有第二掺杂浓度的第二沟道层,第一沟道层覆盖部分源区和部分漏区,第二沟道层位于第一沟道层的背离源区以及漏区的一侧,第一掺杂浓度大于第二掺杂浓度。本公开中的半导体器件通过对器件沟道区进行多步骤原位生长或单层分子掺杂,使沟道区分为具有不同掺杂浓度的内外两层,这增大了最大耗尽区宽度,可以达到降低漏电的效果。

    存储单元、动态存储器、其读取方法及电子设备

    公开(公告)号:CN116209252B

    公开(公告)日:2024-02-23

    申请号:CN202211167718.0

    申请日:2022-09-23

    Abstract: 本申请实施例提供了一种存储单元、动态存储器及电子设备。该存储单元包括存储晶体管、写入晶体管和读取晶体管;存储晶体管包括与主字线电连接的主栅极、与位线电连接的第一极、与读取节点电连接的第二极;写入晶体管包括与写入字线电连接的栅极、与读取节点电连接的第一极以及与存储节点电连接的第二极;读取晶体管包括与读取字线电连接的主栅极、与参考信号端电连接的第一极、与读取节点电连接的第二极以及与存储节点电连接的背栅极。本实施例提供的存储单元的电路设计,能够避免与相邻的存储单元发生串扰,使得数据读取的可信性提高。

Patent Agency Ranking