公开(公告)号：CN115863416A

公开(公告)日：2023-03-28

申请号：CN202310060867.5

申请日：2023-01-19

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司

Inventor： 余山 ,  陈燕宁 ,  付振 ,  刘芳 ,  赵扬 ,  朱松超 ,  刘春颖 ,  邵亚利 ,  沈美根 ,  鹿祥宾 ,  李君建

IPC: H01L29/51 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明涉及半导体领域，提供一种空气介质场板隔离的LDMOSFET器件及制造方法。LDMOSFET器件包括半导体衬底、漂移区、体区、阱区、源极、漏极以及栅极，还包括：场板以及场板隔离结构，场板隔离结构包括空气介质腔和氧化层，空气介质腔形成于漂移区内，氧化层用于封闭空气介质腔，场板形成于氧化层的表面。本发明采用封闭的空气介质腔作为场板隔离介质层，相对于采用二氧化硅场板隔离介质层，本发明的空气介质腔中的空气与漂移区的硅直接接触，彻底消除SiO₂‑Si的界面态，提高LDMOSFET器件的可靠性；并且，空气的介电常数远小于二氧化硅的介电常数，空气介质的场板隔离结构可以更好的降低表面电场，提高器件的击穿电压。

公开(公告)号：CN114966294A

公开(公告)日：2022-08-30

申请号：CN202210894078.7

申请日：2022-07-27

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国网福建省电力有限公司电力科学研究院 ,  国家电网有限公司

Inventor： 陈燕宁 ,  王立城 ,  赵扬 ,  仝傲宇 ,  成睿琦 ,  梁英宗 ,  林文彬 ,  林国栋 ,  李智诚

IPC: G01R31/00 ,  G05B15/02

Abstract: 本发明实施例提供一种电力设备的可靠性试验系统及控制方法、装置和介质，属于可靠性试验技术领域。高温老化箱，设置于试验室端，用于容纳预期进行可靠性试验的第一电力设备；控制装置，设置于试验室端并与所述高温老化箱连接，用于设置在高温老化箱内对所述第一电力设备进行可靠性试验的试验环境参数，并监测第一电力设备在基于试验环境参数的可靠性试验下的运行情况；采集装置，其设置于位于现场端的第二电力设备的箱体内，用于采集第二电力设备内部的参考环境参数，并将该参考环境参数提供给控制装置以使得控制装置基于参考环境参数设置试验环境参数。本发明对于第一电力设备的试验环境参数设置更贴近实际，试验结果更准确可靠。

公开(公告)号：CN113782528B

公开(公告)日：2022-02-08

申请号：CN202111330860.8

申请日：2021-11-11

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  西安电子科技大学 ,  国网江苏省电力有限公司常州供电分公司 ,  国家电网有限公司

Inventor： 赵东艳 ,  成睿琦 ,  赵扬 ,  陈燕宁 ,  董广智 ,  王立城 ,  付振 ,  王树龙 ,  罗宗兰

IPC: H01L27/02 ,  H01L27/092 ,  H01L23/552 ,  H01L21/8238

Abstract: 本发明提供一种半导体器件、集成电路产品以及制造方法，属于半导体器件技术领域。所述半导体器件包括：基体；第一掺杂区，形成于所述基体，所述第一掺杂区是第一MOS的源区和漏区的掺杂区；第二掺杂区，形成于所述基体，所述第二掺杂区与所述源区的距离小于所述第二掺杂区与所述漏区的距离，所述第二掺杂区与所述源区的导电类型相反；互连层，具有导电性，与所述第二掺杂区和所述源区有接触。本发明可为半导体器件提供抗电磁干扰能力。

公开(公告)号：CN113868965A

公开(公告)日：2021-12-31

申请号：CN202111451892.3

申请日：2021-12-01

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  北京航空航天大学

Inventor： 赵东艳 ,  陈燕宁 ,  王于波 ,  邵瑾 ,  赵扬 ,  任强 ,  杜剑 ,  张鹏 ,  王立城 ,  赵法强 ,  成睿琦 ,  张儒靖 ,  周远国

IPC: G06F30/27 ,  G06N3/04 ,  G06N3/08

Abstract: 本发明实施例提供一种黑磷吸波体设计方法及系统，属于光学器件逆设计技术领域。所述方法包括：根据预设的模拟场景和预设的黑磷吸波体的结构参数，在预构建的专用残差神经网络中获得目标吸收光谱训练样本；利用所述训练样本获得预测模型；获取需求吸收光谱，利用所述预测模型对所述需求吸收光谱进行训练，输出目标结构参数；基于所述目标结构参数进行黑磷吸波体设计。本发明方案在预构建的专用残差神经网络中进行预测模型构建，然后基于该预测模型进行符合用户需求的黑磷吸波体结构参数预测，极大提高了黑磷吸波体结构参数预测的准确性。

公开(公告)号：CN112574529A

公开(公告)日：2021-03-30

申请号：CN202011349297.4

申请日：2020-11-26

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  天津大学

Inventor： 赵东艳 ,  王于波 ,  邵瑾 ,  李秀伟 ,  甄岩 ,  于秋生 ,  彭业凌 ,  黄海潮 ,  赵扬 ,  董广智 ,  王文赫 ,  朱艳吉 ,  申小松 ,  汪怀远

IPC: C08L63/00 ,  C08K3/38 ,  C08K7/26 ,  C08K3/28 ,  C08K7/24 ,  C08G59/50 ,  C09K5/14

Abstract: 本发明涉及高分子材料技术领域，公开了一种导热绝缘复合材料，所述复合材料包括10‑25重量份的多孔填料、30‑65重量份的聚合物、10‑25重量份的固化剂以及0‑55重量份的导热填料；其中，所述多孔填料选自泡沫陶瓷和/或泡沫镍。本发明提供的导热绝缘复合材料，引入了多孔填料，构建了网状结构，尤其是当多孔填料为泡沫陶瓷时，能够很好地利用骨架材料的增强作用，使得所述复合材料导热绝缘性能优异，具有广阔的应用前景。

公开(公告)号：CN107564829B

公开(公告)日：2020-09-04

申请号：CN201710734193.7

申请日：2017-08-24

Applicant: 北京智芯微电子科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网公司

Inventor： 蔡斌 ,  李建强 ,  陈燕宁 ,  邵瑾 ,  乔彦彬 ,  赵扬 ,  刘晓昱

IPC: H01L21/66

Abstract: 本发明公开了一种用于TSV封装芯片的内部信号量测的方法，该方法包括如下步骤：S1，将待测TSV封装芯片的背面进行研磨抛光，以露出TSV通孔和硅基板；S2，在距离TSV通孔的边缘的硅基板上沉积一个SiO2薄膜区域，以隔离硅基板；S3，清理TSV通孔的表面；S4，在TSV通孔下方的芯片和SiO2薄膜之间沉积金属Pt；S5，在SiO2薄膜上沉积测试板；S6，使用探针与测试板接触，从而将测试力施加在芯片上，以实现芯片内部信号的量测。本发明的方法简单易操作，便于探针的连接测试，同时避免了在探针测试过程中由于探针接触到硅基板而导致信号无法施加在TSV通孔上的问题，从而显著提高了测试的效率和准确性。

公开(公告)号：CN119743992A

公开(公告)日：2025-04-01

申请号：CN202411772741.1

申请日：2024-12-04

Applicant: 北京智芯微电子科技有限公司 ,  浙江大学

Inventor： 赵东艳 ,  刘芳 ,  陆佳倩 ,  许凯 ,  高大为 ,  吴永玉 ,  吴波 ,  赵扬 ,  邓永峰 ,  李君建

IPC: H10D64/01 ,  H10D64/27

Abstract: 本发明提供一种层间介质膜形成方法、半导体结构和芯片，涉及半导体技术领域。制作方法包括：在形成多个栅极结构之后，分别在每一栅极结构两侧形成初始侧墙结构；其中，所述栅极结构呈台阶状突出于衬底上表面；所述初始侧墙结构为由上至下相同厚度的构型；对所述初始侧墙结构进行多次刻蚀，形成上端窄下端宽构型的侧墙结构；其中，所述多次刻蚀包括干法刻蚀和湿法刻蚀；在衬底、栅极结构和侧墙结构表面形成层间介质膜。通过本发明，能够增大相邻两个栅极结构侧墙的间距，减少高密度等离子体层间介质层工艺在填充过程产生的孔洞，保证接触孔刻蚀，保证接触孔侧壁阻挡层的填充以及钨的填充，提高静态随机存取存储器良率。

公开(公告)号：CN119689203A

公开(公告)日：2025-03-25

申请号：CN202411656909.2

申请日：2024-11-19

Applicant: 北京智芯微电子科技有限公司

Inventor： 陈燕宁 ,  刘芳 ,  赵东艳 ,  解尧明 ,  邵亚利 ,  李东镁 ,  梁英宗 ,  付振 ,  赵扬

IPC: G01R31/28

Abstract: 本发明涉及集成电路及芯片技术领域，提供一种沟道退化监测电路、芯片退化监测电路及芯片。沟道退化监测电路包括退化反相器，退化反相器包括第一高压晶体管、第一电阻、第二电阻及第三电阻，第一高压晶体管的栅极通过第一电阻连接退化反相器的输入端，并通过第二电阻接地，第一高压晶体管的漏极通过第三电阻连接芯片的电源端，第一高压晶体管的漏极与第三电阻之间的节点作为退化反相器的输出端。本发明针对高压器件的沟道退化、栅氧退化和衬底退化分别设计相应的监测电路并进行集成，能够支持高压器件及电路的退化监测和预警，可以内嵌到电源与隔离驱动芯片中，克服了现有监测电路仅适用于监测低压SOC芯片、无法监测高压电路及芯片的缺陷。

公开(公告)号：CN119647241A

公开(公告)日：2025-03-18

申请号：CN202411631328.3

申请日：2024-11-15

Applicant: 北京智芯微电子科技有限公司

Inventor： 陈燕宁 ,  梁英宗 ,  刘芳 ,  谢玮平 ,  朱亚星 ,  赵扬 ,  池泊明 ,  王俊澎 ,  钱振华

IPC: G06F30/27 ,  G06N3/126 ,  G06N5/01 ,  G06N20/20 ,  G06F111/06

Abstract: 本发明提供一种器件结构及工艺条件优化方法、装置和电子设备，属于计算机技术领域方法，包括：获取初始器件结构数据和初始工艺条件数据；将初始器件结构数据和初始工艺条件数据输入至一个或多个第一性能指标预测模型以进行模型训练，基于训练结果中初始器件结构数据的权重和初始工艺条件数据的权重筛选出目标器件结构数据和目标工艺条件数据；确定第一器件结构数据和第一工艺条件数据组成的数据对作为种群中的个体，以及确定第一性能预测结果作为个体的适应度；基于NSGA‑Ⅱ算法对多目标函数进行求解，得到种群的帕累托前沿解集，作为器件结构及工艺条件的优化结果。本发明用以解决现有器件结构优化过程存在设计时间较长与成本较高的问题。

公开(公告)号：CN119644105A

公开(公告)日：2025-03-18

申请号：CN202411656912.4

申请日：2024-11-19

Applicant: 北京智芯微电子科技有限公司 ,  西安电子科技大学

Inventor： 陈燕宁 ,  解尧明 ,  刘芳 ,  邵亚利 ,  李东镁 ,  梁英宗 ,  沈美根 ,  赵扬 ,  李小明

IPC: G01R31/28

Abstract: 本发明涉及集成电路及芯片技术领域，提供一种器件沟道退化监测电路及芯片。该电路包括退化环形振荡器，退化环形振荡器包括奇数个串行连接的退化反相器；退化反相器中第一晶体管为高压功率晶体管，第一晶体管的漏极通过隔离耐压器件与第二晶体管的漏极相连，第二晶体管的栅极连接第二输入端，第二晶体管的漏极与隔离耐压器件之间的节点连接第二输出端。克服了现有监测电路仅适用于监测低压SOC芯片、无法监测高压电路及芯片的缺陷，本发明能够支持高压器件及电路的退化监测和预警，可以内嵌到电源与隔离驱动芯片中，并克服了目前仅对芯片做初始出厂时老化可靠性预测，无法预警高压电源、隔离芯片随着工作时间、实时动态经时老化监测的难题。