-
-
公开(公告)号：CN118409981B
公开(公告)日：2024-09-13
申请号：CN202410867267.4
申请日：2024-06-28
Applicant: 北京开源芯片研究院
IPC: G06F12/0862
Abstract: 本发明实施例提供一种预取方法、装置、电子设备及可读存储介质，该方法包括：获取目标物理页的位置向量；根据所述位置向量激活所述预取器中的目标预取算法；基于全局历史寄存器中记录的当前缓存环境信息和所述目标预取算法对应的历史预取信息，确定所述目标预取算法的性能评估指标；根据所述性能评估指标确定目标节流控制模式；按照所述目标节流控制模式对预取队列中待发送的预取请求进行更新，并基于更新后的预取队列进行预取。本发明实施例能够及时控制预取器对外发出的预取请求的数量，避免过度预取损害缓存系统性能，有利于提升处理器系统的整体性能。
-
公开(公告)号：CN118409981A
公开(公告)日：2024-07-30
申请号：CN202410867267.4
申请日：2024-06-28
Applicant: 北京开源芯片研究院
IPC: G06F12/0862
Abstract: 本发明实施例提供一种预取方法、装置、电子设备及可读存储介质，该方法包括：获取目标物理页的位置向量；根据所述位置向量激活所述预取器中的目标预取算法；基于全局历史寄存器中记录的当前缓存环境信息和所述目标预取算法对应的历史预取信息，确定所述目标预取算法的性能评估指标；根据所述性能评估指标确定目标节流控制模式；按照所述目标节流控制模式对预取队列中待发送的预取请求进行更新，并基于更新后的预取队列进行预取。本发明实施例能够及时控制预取器对外发出的预取请求的数量，避免过度预取损害缓存系统性能，有利于提升处理器系统的整体性能。
-
公开(公告)号：CN118395917A
公开(公告)日：2024-07-26
申请号：CN202410536222.9
申请日：2024-04-29
Applicant: 北京开源芯片研究院
IPC: G06F30/331 , G06F30/398 , G06F115/10
Abstract: 本发明实施例提供一种验证方法、装置、电子设备及可读存储介质，该方法包括：获取待测设计对应的数据传输参数、基准测试程序和参考模型；将待测设计烧录到可编程逻辑芯片的可编程逻辑区域，并将参考模型加载到可编程逻辑芯片的处理系统中；将基准测试程序中的各条指令按照所述数据传输参数和预置的通信控制指令对应的编码格式，重新进行编码，得到目标测试程序；控制所述待测设计和所述参考模型分别执行所述目标测试程序；获取所述待测设计的第一执行结果和所述参考模型的第二执行结果；在所述第一执行结果和所述第二执行结果不匹配的情况下，确定所述待测设计运行出错。本发明实施例简化了待测设计的验证过程，提升了验证效率。
-
公开(公告)号：CN118245309B
公开(公告)日：2024-07-26
申请号：CN202410658336.0
申请日：2024-05-24
Applicant: 北京开源芯片研究院
IPC: G06F11/22
Abstract: 本申请提供了一种芯片验证的多语言兼容方法、装置、电子设备及计算机可读存储介质，包括：获取芯片验证文件；解析芯片验证文件，获得芯片的待测引脚信息；根据待测引脚信息，生成第一计算机语言的验证代码；对验证代码进行编译，获得可执行文件，并将可执行文件转换为可供调用使用的库文件；在库文件中实现多语言兼容接口，获得目标库文件。本申请生成第一计算机语言的验证代码，破除了芯片验证的壁垒，降低了芯片验证的理解和学习成本，提高了芯片验证的适用性，另外，将验证代码编译后转换为库文件，并为库文件实现了用于对接不同编程语言平台的多语言兼容接口，实现了芯片验证的跨语言互通，为芯片验证领域的多样性和创新性提供了便利。
-
Patent Agency Ranking
公开(公告)号：CN118193056B
公开(公告)日：2024-07-26
申请号：CN202410599721.2
申请日：2024-05-15
Applicant: 北京开源芯片研究院
IPC: G06F9/30
Abstract: 本申请提供了一种指令依赖关系的校验方法、装置、电子设备及计算机可读存储介质，包括：获取第一指令的每个第一逻辑寄存器分别与第二指令的每个第二逻辑寄存器之间的关联组合；获取每个关联组合中与第一逻辑寄存器的类型对应的第一编码结果，以及与第二逻辑寄存器的类型对应的第二编码结果；根据第一编码结果、第二编码结果和预设运算方式，计算与关联组合对应的计算结果；在计算结果处于预设数值范围的情况下，调整第一逻辑寄存器与第二逻辑寄存器的依赖概率。本申请实现了一种自动化的运算策略，来准确找到存在不同逻辑寄存器类型的关联组合并进行调整，从而自动、高效且精准的实现了依赖关系的校验，降低了对人力资源的依赖。
-
公开(公告)号：CN118069548B
公开(公告)日：2024-07-26
申请号：CN202410501731.8
申请日：2024-04-24
Applicant: 北京开源芯片研究院
IPC: G06F12/0862
Abstract: 本发明实施例提供一种预取方法、装置、电子设备及可读存储介质，该方法包括：根据历史访存信息确定第一签名；将第一签名作为第一索引，查找模式匹配表中第一索引对应的索引项中跳转增量符合第一预设条件的预测节点；从所述预测节点的跳转增量中确定出符合第二预设条件的第一跳转增量；根据第一索引和第一跳转增量计算第二签名；以第二签名为新的第一索引进行下一轮查找，直至满足查找终止条件时停止对预测节点的查找；根据基地址和每一轮查找出的预测节点的跳转增量，生成预取地址集。本发明实施例可以基于单次输入的历史访存信息，连续生成多个预取地址，提高了预取覆盖率，有利于提升处理器的缓存命中率。
-
公开(公告)号：CN117762717B
公开(公告)日：2024-04-26
申请号：CN202410179096.6
申请日：2024-02-18
Applicant: 北京开源芯片研究院
Abstract: 本申请提供了一种处理器缓存的工作机制的测试方法以及装置，涉及处理器技术领域，包括：首先在预设的虚拟处理器上执行预设应用程序，通过预设脚本获取虚拟处理器中的预设信号，其中，虚拟处理器为根据预设代码生成的用于仿真处理器的程序，预设代码用于描述处理器的工作机制，预设应用程序用于测试处理器的处理器缓存的工作机制，然后通过预设脚本，获取预设信号的统计信息，并根据统计信息，生成处理器缓存的工作机制的实时测试数据，由于在此过程中通过预设脚本获取预设信号的统计信息，无需修改处理器的工作机制的代码，减少了修改代码并进行调试花费的时间，提高了测试效率，解决了在先技术中处理器缓存的工作机制的测试效率低的问题。
-
公开(公告)号：CN117688878B
公开(公告)日：2024-04-26
申请号：CN202410145294.0
申请日：2024-02-01
Applicant: 北京开源芯片研究院
IPC: G06F30/33 , G06F30/337
Abstract: 本申请提供了一种芯片测试方法、装置、电子设备及可读存储介质，涉及芯片开发技术领域，方法包括：在仿真器中搭建芯片测试系统，响应于虚拟处理器向虚拟内存控制器发送的读操作指令，通过虚拟协议转换器根据虚拟端口物理层的通信协议，对读操作指令进行协议转换，将协议转换后的读操作指令发送至虚拟端口物理层；通过虚拟端口物理层，从第二虚拟存储器中读取数据并进行信号转换处理，得到信号转换处理的读取值并存入第一虚拟存储器；通过虚拟内存控制器，从第一虚拟存储器中提取读取值，以根据读取值，确定虚拟芯片的功能是否达到预设的芯片功能设计要求。本申请的方法，可以同时对芯片的处理器及内存控制器进行测试。
-
公开(公告)号：CN116932202B
公开(公告)日：2024-04-05
申请号：CN202310539424.4
申请日：2023-05-12
Applicant: 北京开源芯片研究院
Abstract: 本发明实施例提供一种访存方法、处理器、电子设备及可读存储介质，该方法包括：处理器后端以目的寄存器为粒度将待处理的向量指令拆分为至少一项微操作，并将所述至少一项微操作乱序发送至所述发射队列；发射队列将所述微操作拆分为至少一项子操作，确定所述子操作的访存信息，并将所述访存信息发射至所述加载模块；加载模块按照内存地址对齐的方式，对所述访存信息对应的目标内存空间进行访存，得到目标数据，并将所述目标数据加载至所述微操作对应的目的寄存器中；所述目标内存空间的内存长度等于预设访存宽度。本发明实施例能够减少访存次数，降低访存延迟和功耗，提升了处理器性能。
-
-
-
-
-
-
-
-
-
Search Results
230
records
(took 0.034 seconds)
