一种数据校验方法、装置、设备以及存储介质

    公开(公告)号:CN118070350A

    公开(公告)日:2024-05-24

    申请号:CN202410206618.7

    申请日:2024-02-26

    Abstract: 本发明公开了一种数据校验方法、装置、设备以及存储介质,属于数据安全技术领域,所述方法包括:在第一CPU与第二CPU时钟同步的情况下,分别从第一CPU和第二CPU中获取当前工作周期中的第一数据包长度和第二数据包长度;根据第一数据包长度和第二数据包长度,确定待校验数据包;分别采用第一CPU和第二CPU计算待校验数据包对应的第一校验值和第二校验值;根据第一校验值和第二校验值,确定待校验数据包是否有效。本发明保障了第一CPU和第二CPU中待校验数据包的一致性,进而基于相同的待校验数据包,分别采用第一CPU和第二CPU对待校验数据包进行校验,保障了二取二系统对数据处理过程中数据的安全性和完整性。

    一种基于FPGA的二取二交叉式安全输出方法及系统

    公开(公告)号:CN114942903A

    公开(公告)日:2022-08-26

    申请号:CN202210011411.5

    申请日:2022-01-06

    Abstract: 本发明公开了一种基于FPGA的二取二交叉式安全输出方法及系统,所述输出方法包括以下步骤:在两个FPGA接收数据的过程中对两个所述FPGA的实时状态进行同步以及比对;若比对结果一致,则两个所述FPGA分别生成驱动信号,并分别对生成的驱动信号进行采集得到回采信号;每个所述FPGA将生成的驱动信号与对应的回采信号分别进行比对;若信号比对结果一致,则两个所述FPGA进行状态跳转;重复对两个所述FPGA的实时状态进行同步以及比对的步骤至状态跳转的步骤,直至数据确认接收完成。本发明充分利用FPGA多任务并行处理的优势,实时监测两个FPGA的同步状态,同时在输出PWM波的同时实时检测回采信号的状态,在故障时及时的导向安全侧。

Patent Agency Ranking