-
公开(公告)号：CN101950367B
公开(公告)日：2012-07-25
申请号：CN201010255378.8
申请日：2010-08-16
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种引入代理装置的RFID系统及其双向认证方法。所述RFID系统，包括：后台控制端、读卡器、代理装置和电子标签，其中，代理装置包括：收发模块，用于向所述读卡器和电子标签收发数据；随机数生成模块，用于生成随机数RP，并发送给加密模块；加密模块，用于对随机数与接收到读卡器生成的随机数以及电子标签的标识符进行加密运算；更新模块，用于对所述电子标签的标识符执行更新操作；存储模块，用于存储序列 及随机数；解密模块，用于对收到的密文进行解密。
-
公开(公告)号：CN101706553B
公开(公告)日：2012-02-01
申请号：CN200910236848.3
申请日：2009-11-02
Applicant: 中国科学院计算技术研究所
Abstract: 本发明公开了一种片上通路时延测量电路及方法。所述测量电路，包括多级测量单元，并且从最后一级测量单元到第一级测量单元，每级测量单元的测量分辨率以2的倍数递增；每一级测量单元，包括：第一多路选择器、第二多路选择器、第三多路选择器、第四多路选择器、上升沿敏感触发器、第一时延单元、第二时延单元、第三时延单元和第四时延单元，以及第五时延单元和第六时延单元。
-
公开(公告)号：CN101719087B
公开(公告)日：2011-12-07
申请号：CN200910241575.1
申请日：2009-11-26
Applicant: 中国科学院计算技术研究所
IPC: G06F11/22
Abstract: 本发明涉及微处理器可靠性评测方法及其系统，方法包括：步骤1，确定待分析的间歇故障所属的故障类型，确定故障模型的关键参数；步骤2，根据确定的故障类型，从微处理器中选择硬件结构；步骤3，在微处理器中运行测试程序，根据关键参数运用故障模型进行故障模拟，确定测试程序执行过程中硬件结构包含的体系结构正确执行位或关键时间区域；步骤4，根据确定的体系结构正确执行位或关键时间区域，判断发生在硬件结构中的间歇故障是否影响程序执行结果；步骤5，根据判断结果计算测试程序执行过程中，待分析的硬件结构中的间歇故障脆弱因子，对微处理器进行可靠性评测。本发明能够评测微处理器中不同结构发生的间歇故障引起程序执行出错的概率。
-
公开(公告)号：CN101710359B
公开(公告)日：2011-11-16
申请号：CN200910237064.2
申请日：2009-11-03
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明涉及一种故障诊断系统及方法。该故障诊断方法，用于诊断出数字集成电路中的故障位置，包括：步骤1，为每个失效向量建立一个能够解释该失效向量的故障元组等价树；步骤2，为故障元组等价树中的潜在故障打分；步骤3，依据故障元组等价树中的潜在故障打分结果，从各潜在故障中选择最有可能是发生故障的位置加入最终候选故障位置集合；步骤4，从故障元组等价树中删除与最终候选故障位置集合中的故障等价的或可以被其解释的故障元组。本发明在没有任何面积和布线开销，不需要加载新的诊断向量的情况下对发生多个任意故障模型的组合逻辑故障进行诊断，并且不改变传统的组合逻辑故障诊断流程。
-
公开(公告)号：CN101588273B
公开(公告)日：2011-05-04
申请号：CN200810112194.9
申请日：2008-05-21
Applicant: 中国科学院计算技术研究所
IPC: H04L12/26
Abstract: 本发明提供一种针对片上网络系统的虚拟测试总线电路及其测试方法，所述虚拟测试总线电路包括多个相互连接的路由器模块；路由器模块包括输入控制电路模块和信息转发模块；所述信息转发模块在所述片上网络系统处于测试状态时生成测试数据的路由控制信号，并将数据转发给其它路由器模块或内嵌芯核。本发明的测试方法包括步骤：1)将芯片的测试使能信号置为有效；步骤2)信息转发模块生成路由控制信号，形成多条虚拟测试总线；步骤3)测试向量由外部输入，通过所述虚拟测试总线对各内嵌芯核实施测试。本发明能够消除协议所导致的冗余时间，能够更好地利片上系统已有的连线资源，从而有效地提高测试效率，缩短测试时间。
-
Patent Agency Ranking
公开(公告)号：CN101710359A
公开(公告)日：2010-05-19
申请号：CN200910237064.2
申请日：2009-11-03
Applicant: 中国科学院计算技术研究所
IPC: G06F17/50
Abstract: 本发明涉及一种故障诊断系统及方法。该故障诊断方法，用于诊断出数字集成电路中的故障位置，包括：步骤1，为每个失效向量建立一个能够解释该失效向量的故障元组等价树；步骤2，为故障元组等价树中的潜在故障打分；步骤3，依据故障元组等价树中的潜在故障打分结果，从各潜在故障中选择最有可能是发生故障的位置加入最终候选故障位置集合；步骤4，从故障元组等价树中删除与最终候选故障位置集合中的故障等价的或可以被其解释的故障元组。本发明在没有任何面积和布线开销，不需要加载新的诊断向量的情况下对发生多个任意故障模型的组合逻辑故障进行诊断，并且不改变传统的组合逻辑故障诊断流程。
-
公开(公告)号：CN101414489A
公开(公告)日：2009-04-22
申请号：CN200710176138.7
申请日：2007-10-19
Applicant: 中国科学院计算技术研究所
Abstract: 本发明涉及一种容错存储器及其纠错容错方法，其中的容错存储器包括：第1层存储器阵列、第1层译码逻辑、公有冗余行、公有冗余列和第1层存储器纠错容错电路，所述第1层存储器阵列由若干个第0层存储器组成；所述第0层存储器包括第0层存储器阵列、第0层译码逻辑、私有冗余行、私有冗余列和第0层存储器纠错容错电路；所述第0层存储器阵列由若干个存储器字组成。其纠错容错方法是首先利用第0层的私有冗余行和冗余列对故障进行替换，如无法替换，则利用第1层的公有冗余行和冗余列对故障进行替换。本发明的优点包括：降低了存储器对测试和修复仪器的依赖，降低了存储器的成本；本发明具有良好的修复效率，提高了存储器的成品率。
-
公开(公告)号：CN101320078A
公开(公告)日：2008-12-10
申请号：CN200810116179.1
申请日：2008-07-04
Applicant: 中国科学院计算技术研究所
IPC: G01R31/3183
Abstract: 本发明公开了一种扫描链故障诊断系统、方法及诊断向量生成装置。该扫描链故障诊断方法包括：确定待测芯片的扫描链的时序故障类型；根据待测扫描链的时序故障类型，建立诊断向量生成装置；对所述诊断向量生成装置求解，获取可同时区分多个故障对的时序故障诊断向量，并将该时序故障诊断向量存储于诊断向量集合；将所述诊断向量集合中的时序故障诊断向量逐一加载至待测芯片得到故障响应，并依据故障响应，对待检测芯片进行扫描链故障诊断。其能够在没有任何面积和布线开销的情况下对发生时序故障的扫描链进行诊断，且不改变传统的扫描链诊断流程。
-
公开(公告)号：CN100440854C
公开(公告)日：2008-12-03
申请号：CN200410050004.7
申请日：2004-06-25
Applicant: 中国科学院计算技术研究所
IPC: H04L12/56
Abstract: 本发明涉及数据通信技术领域。特别是一种用于网络处理器的数据包接收接口部件及其存储管理方法。部件包括：数据接收缓冲装置；指针存储区管理装置；动态随机存取存储器DRAM存储控制器；静态随机存取存储器SRAM存储控制器；队列管理装置；数据存储区。方法包括：使用队列表、数据包指针和存储块指针对数据存储区进行有效的组织管理；利用存储块指针和存储块位置对齐节省存储空间并提高操作效率；使用SRAM和DRAM分别存储数据包头和净荷数据来提高处理数据传输速度。本发明还通过对DRAM存储控制器进行改进，进一步提高了数据的存取速度，有助于高速网络处理器克服其存储瓶颈，实现高速数据传输和处理。
-
公开(公告)号：CN101251580A
公开(公告)日：2008-08-27
申请号：CN200810104251.9
申请日：2008-04-17
Applicant: 中国科学院计算技术研究所
IPC: G01R31/317 , G01R31/3177
Abstract: 本发明公开了一种可诊断扫描链故障的电路装置及其诊断方法，该电路装置由多个诊断扫描单元组成，每个诊断扫描单元包括扫描触发器，可测试性多路选择器和锁存控制器；锁存控制器的数据输入端直接与扫描触发器的SI输入端相连，锁存控制器锁存SI信号值或者锁存SI的相反信号值；可测试性多路选择器包括两个输入端Q1和Q2，其在控制信号的控制下让诊断扫描单元的输出端Q连接到其他诊断扫描单元的锁存控制器或者本诊断扫描单元的扫描触发器。其不仅可以准确诊断并容忍扫描链上发生的故障，还可以在扫描链上发生故障时，完成后续的逻辑诊断过程。
-
-
-
-
-
-
-
-
-
Search Results
225
records
(took 0.106 seconds)
