一种毫米波锁相环环路的行为级建模方法

    公开(公告)号:CN113868988B

    公开(公告)日:2024-06-28

    申请号:CN202111126955.8

    申请日:2021-09-26

    Applicant: 东南大学

    Abstract: 本发明公开了一种毫米波锁相环环路的行为级建模方法,通过在时域上对全数字锁相环ADPLL的行为级建模,并结合对数控振荡器DCO的本征相位噪声的频域模型,对高速ADPLL的非理想特性和环路参数优化进行了研究,探索了优化环路性能的方法。此外,本发明采用C程序设计语言实现行为级模型,并提出了一种新型的DCO行为级模型的实现,该实现将DCO的量化噪声直接体现在模型实现中,能够更加准确的模拟量化噪声的表现。

    一种基于长短期记忆神经网络的已知雷达信号预分选方法

    公开(公告)号:CN117890871A

    公开(公告)日:2024-04-16

    申请号:CN202311806993.7

    申请日:2023-12-26

    Applicant: 东南大学

    Abstract: 本发明提出了一种基于长短期记忆神经网络的已知雷达信号预分选方法,其实现步骤为:首先对输入特征参数进行处理,使用了独热编码和嵌入矩阵映射的编码方法,对得到的稠密向量进行拼接得到联合特征输入向量;然后使用一种基于GRU网络的数据提取方法,提取处理后的脉冲序列流向量中存在的时序和数值上的变化关联;然后通过全连接网络根据输入的状态向量实现分类。相较于其他方法,本方法克服了传统基于数据模板匹配方法难以应对捷变等调制参数的问题,既能应对脉冲缺失情况,算法又具有稳健性。

    一种基于模式切换的四核四模毫米波压控振荡器

    公开(公告)号:CN117176080A

    公开(公告)日:2023-12-05

    申请号:CN202311157924.8

    申请日:2023-09-08

    Applicant: 东南大学

    Abstract: 本发明公开了一种基于模式切换的四核四模毫米波压控振荡器,其模式切换开关的设计基于CMOS传输门,通过对传输门使能端的电位控制,实现对系统电路通路的切换,每一种通路对应一种谐振器核的接入方式,从而对应一个振荡频率的调节范围,即该模式下的谐振带宽,通过实现开关阵列对四种工作模式的衔接控制,实现较宽的谐振带宽。本发明将复杂宽带振荡器的设计简化为多个简易,稳定的窄带谐振器核的设计,且CMOS传输门具有足够高的特征频率,保证系统在高频带处的稳定性。

    一种应用于全数字锁相环的小数误差估计电路

    公开(公告)号:CN116707523A

    公开(公告)日:2023-09-05

    申请号:CN202310566405.0

    申请日:2023-05-19

    Applicant: 东南大学

    Abstract: 本发明公开了一种应用于全数字锁相环的小数误差估计电路,包括时间数字转换器及编码电路、周期平均模块、周期归一化模块、第一乘法器和求补电路;其中,所述时间数字转换器及编码电路、所述周期平均模块、所述周期归一化模块、所述第一乘法器和所述求补电路依次相连。本发明通过时间数字转换器及编码电路、周期平均模块、周期归一化模块、第一乘法器和求补电路实现了对全数字锁相环中小数相位误差的计算。本发明的主要优点是电路结构简单,可移植性强,设计灵活,成本较低。

    一种太赫兹两级级联平衡式九倍频器电路

    公开(公告)号:CN111384897B

    公开(公告)日:2023-01-31

    申请号:CN202010106376.6

    申请日:2020-02-21

    Abstract: 本发明公开了一种太赫兹两级级联平衡式九倍频器电路,涉及太赫兹电路技术领域。电路包含输入波导、腔体、九倍频电路芯片和输出波导,电路中太赫兹二极管采用GaAs工艺制作。该电路包含两级太赫兹平衡式二极管三倍频器,能实现九倍频功能。每一级三倍频器电路的单侧只有一个二极管,提升了每一级倍频管的截止频率,能获得更高的输出倍频损耗。每一级三倍频器电路采用了奇次谐波平衡式结构,使得电路具有很好的对称性,能更好的抑制偶次谐波、减小二极管上的功率,有助于二极管的散热,且能够更方便地引入直流偏置。

    一种基于鉴相算法的全数字锁相环构架

    公开(公告)号:CN115483926A

    公开(公告)日:2022-12-16

    申请号:CN202211221707.6

    申请日:2022-10-08

    Applicant: 东南大学

    Abstract: 本发明提出了一种基于鉴相算法的全数字锁相环构架,包括插值型自动频率校准Ip‑AFC模块、基于离散傅里叶变换的频率校准环路DFTFAL模块、数字环路滤波器DLF、数控振荡器DCO模块、可编程分频器PGD、插值器DPI;此架构通过基于插值算法的自动频率校准模块得到锁相环频率控制字对应的预调谐字,使锁相环快速锁定,并通过嵌入插值型频率预测环路对数控振荡器的输出频率与参考频率进行比较得到频率差从而得到相应的校准振荡调谐控制字,使锁相环锁定更准确并降低环路噪声。

    一种低功耗的时间数字转换器及转换方法

    公开(公告)号:CN114690611A

    公开(公告)日:2022-07-01

    申请号:CN202210390526.X

    申请日:2022-04-14

    Applicant: 东南大学

    Abstract: 本发明公开了一种低功耗的时间数字转换器及转换方法,时间数字转换器包括:功耗管理模块,两级时间数字转换器以及译码器模块。功耗管理模块将两级时间数字转换器的输入信号进行门控,减小功耗;两级时间转换器测量参考信号和反馈信号的相位差;译码器将两级时间数字转换器的采样值转换成二进制码。本发明结构和设计简单,不破坏原有系统的稳定性,具有低功耗,动态范围大以及分辨率高的优点。

    一种通用型IIC总线电路及其传输方法

    公开(公告)号:CN114003541A

    公开(公告)日:2022-02-01

    申请号:CN202111293856.9

    申请日:2021-11-03

    Applicant: 东南大学

    Abstract: 本发明公开了一种通用型IIC总线电路及其传输方法,包括:主机、多个IIC控制的外部器件、开漏电路、SDA线和SCL线,主机包括数字滤波模块、移位寄存器模块、地址锁存模块、时序控制模块、内部寄存器模块。时序控制模块,用于产生数据传输时的所需要的时序,通过在时序控制电路中加入一个计数器来简化时序,在外部的SDA线和SCL线加入数字滤波模块,用于滤除外部输入的杂波,可以更好的进行数据传输,通过在外部加入开漏电路调节传输速度。本发明结构和设计更简单,传输效率更高,可移植性更高,实现时芯片面积更小。

    一种毫米波锁相环环路的行为级建模方法

    公开(公告)号:CN113868988A

    公开(公告)日:2021-12-31

    申请号:CN202111126955.8

    申请日:2021-09-26

    Applicant: 东南大学

    Abstract: 本发明公开了一种毫米波锁相环环路的行为级建模方法,通过在时域上对全数字锁相环ADPLL的行为级建模,并结合对数控振荡器DCO的本征相位噪声的频域模型,对高速ADPLL的非理想特性和环路参数优化进行了研究,探索了优化环路性能的方法。此外,本发明采用C程序设计语言实现行为级模型,并提出了一种新型的DCO行为级模型的实现,该实现将DCO的量化噪声直接体现在模型实现中,能够更加准确的模拟量化噪声的表现。

Patent Agency Ranking