公开(公告)号：CN114690611A

公开(公告)日：2022-07-01

申请号：CN202210390526.X

申请日：2022-04-14

Applicant: 东南大学

Inventor： 唐路 ,  张芳浪 ,  张有明 ,  唐旭升

IPC: G04F10/00

Abstract: 本发明公开了一种低功耗的时间数字转换器及转换方法，时间数字转换器包括：功耗管理模块，两级时间数字转换器以及译码器模块。功耗管理模块将两级时间数字转换器的输入信号进行门控，减小功耗；两级时间转换器测量参考信号和反馈信号的相位差；译码器将两级时间数字转换器的采样值转换成二进制码。本发明结构和设计简单，不破坏原有系统的稳定性，具有低功耗，动态范围大以及分辨率高的优点。

公开(公告)号：CN113835332A

公开(公告)日：2021-12-24

申请号：CN202111147913.2

申请日：2021-09-29

Applicant: 东南大学

Inventor： 唐路 ,  陈小云 ,  张芳浪 ,  张有明 ,  唐旭升 ,  李伟

IPC: G04F10/00

Abstract: 本发明公开了一种高分辨率的两级时间数字转换器及转换方法，时间数字转换器包括抽头延迟链模块、粗精接口电路模块、游标卡尺型延迟链模块和编码电路模块。抽头延迟链模块和游标卡尺型延迟链模块用于对反馈信号和参考时钟信号的误差进行量化；粗精接口电路模块对抽头延迟链模块的量化结果作出选择，再传输给游标卡尺型延迟链模块，减小由第一级时间数字转换器传递至第二级时间数字转换器的延迟误差，使两级时间数字转换器的量化结果更精确；编码电路模块，通过全数字逻辑电路将延迟链输出转换成为二进制输出。本发明结构和设计简单，具有抽头延迟链较宽的动态范围和游标卡尺型延迟链较高的分辨率两种优点，且芯片面积较小、速率快。

公开(公告)号：CN114690611B

公开(公告)日：2024-08-06

申请号：CN202210390526.X

申请日：2022-04-14

Applicant: 东南大学

Inventor： 唐路 ,  张芳浪 ,  张有明 ,  唐旭升

IPC: G04F10/00

Abstract: 本发明公开了一种低功耗的时间数字转换器及转换方法，时间数字转换器包括：功耗管理模块，两级时间数字转换器以及译码器模块。功耗管理模块将两级时间数字转换器的输入信号进行门控，减小功耗；两级时间转换器测量参考信号和反馈信号的相位差；译码器将两级时间数字转换器的采样值转换成二进制码。本发明结构和设计简单，不破坏原有系统的稳定性，具有低功耗，动态范围大以及分辨率高的优点。

公开(公告)号：CN113835332B

公开(公告)日：2022-08-23

申请号：CN202111147913.2

申请日：2021-09-29

Applicant: 东南大学

Inventor： 唐路 ,  陈小云 ,  张芳浪 ,  张有明 ,  唐旭升 ,  李伟

IPC: G04F10/00

Abstract: 本发明公开了一种高分辨率的两级时间数字转换器及转换方法，时间数字转换器包括抽头延迟链模块、粗精接口电路模块、游标卡尺型延迟链模块和编码电路模块。抽头延迟链模块和游标卡尺型延迟链模块用于对反馈信号和参考时钟信号的误差进行量化；粗精接口电路模块对抽头延迟链模块的量化结果作出选择，再传输给游标卡尺型延迟链模块，减小由第一级时间数字转换器传递至第二级时间数字转换器的延迟误差，使两级时间数字转换器的量化结果更精确；编码电路模块，通过全数字逻辑电路将延迟链输出转换成为二进制输出。本发明结构和设计简单，具有抽头延迟链较宽的动态范围和游标卡尺型延迟链较高的分辨率两种优点，且芯片面积较小、速率快。