公开(公告)号：CN114513207A

公开(公告)日：2022-05-17

申请号：CN202210086894.5

申请日：2022-01-25

Applicant: 东南大学

Inventor： 唐路 ,  张宇涵 ,  张有明 ,  唐旭升 ,  许书凝

IPC: H03L7/185

Abstract: 本发明公开了一种带有二次谐波增强次谐振腔的注入锁定三分频电路，包括：两对互补交叉耦合对管，注入锁定电路、第一输出缓冲电路、第二输出缓冲电路、第一主开关电容阵列、第二开关电容阵列、第三开关电容阵列；由两对互补交叉耦合对管和主谐振腔构成振荡器，在主谐振腔中加入二次谐波增强电感，增强反馈信号中二次谐波的成分；注入锁定电路由差分注入电路和二次谐波增强次级谐振腔构成，提高了注入信号与反馈信号二次谐波的混频效率；本发明采用开关电容阵列调谐的方法，同时改变主次谐振腔的谐振频率，从而进一步提高分频器的分频范围。本发明同已有的注入锁定三分频器技术相比，可实现更宽的锁定范围，且不会增加芯片面积和直流功耗。

公开(公告)号：CN114900182B

公开(公告)日：2025-02-11

申请号：CN202210425349.4

申请日：2022-04-21

Applicant: 东南大学

Inventor： 唐路 ,  许书凝 ,  唐旭升 ,  张有明 ,  杨天畅

IPC: H03L7/107 ,  H03L7/099

Abstract: 本发明公开了一种针对全数字锁相环带宽的自适应后台校准方法，该方法使用两抽头的LMS算法，采用两条LMS算法的校准环路代替单条LMS算法的校准环路对环路带宽因子进行估计，两条校准环路均产生相应的环路增益估计值后，两者相加得到最终的环路增益估计值，并经过取反操作接入环路，避免了带宽估计结果受环路分频器延时等非理想因素影响而不准确的问题。为了避免外部输入的训练序列对环路的噪声性能和功耗造成影响，本发明使用环路中△‑∑调制器输出的伪随机序列来代替外部输入的训练序列。

公开(公告)号：CN113868988B

公开(公告)日：2024-06-28

申请号：CN202111126955.8

申请日：2021-09-26

Applicant: 东南大学

Inventor： 唐路 ,  兰卓 ,  许书凝 ,  张有明 ,  唐旭升 ,  李伟

IPC: G06F30/33 ,  G06F119/10

Abstract: 本发明公开了一种毫米波锁相环环路的行为级建模方法，通过在时域上对全数字锁相环ADPLL的行为级建模，并结合对数控振荡器DCO的本征相位噪声的频域模型，对高速ADPLL的非理想特性和环路参数优化进行了研究，探索了优化环路性能的方法。此外，本发明采用C程序设计语言实现行为级模型，并提出了一种新型的DCO行为级模型的实现，该实现将DCO的量化噪声直接体现在模型实现中，能够更加准确的模拟量化噪声的表现。

公开(公告)号：CN113868988A

公开(公告)日：2021-12-31

申请号：CN202111126955.8

申请日：2021-09-26

Applicant: 东南大学

Inventor： 唐路 ,  兰卓 ,  许书凝 ,  张有明 ,  唐旭升 ,  李伟

IPC: G06F30/33 ,  G06F119/10

Abstract: 本发明公开了一种毫米波锁相环环路的行为级建模方法，通过在时域上对全数字锁相环ADPLL的行为级建模，并结合对数控振荡器DCO的本征相位噪声的频域模型，对高速ADPLL的非理想特性和环路参数优化进行了研究，探索了优化环路性能的方法。此外，本发明采用C程序设计语言实现行为级模型，并提出了一种新型的DCO行为级模型的实现，该实现将DCO的量化噪声直接体现在模型实现中，能够更加准确的模拟量化噪声的表现。

公开(公告)号：CN114513207B

公开(公告)日：2024-06-28

申请号：CN202210086894.5

申请日：2022-01-25

Applicant: 东南大学

Inventor： 唐路 ,  张宇涵 ,  张有明 ,  唐旭升 ,  许书凝

IPC: H03L7/185

Abstract: 本发明公开了一种带有二次谐波增强次谐振腔的注入锁定三分频电路，包括：两对互补交叉耦合对管，注入锁定电路、第一输出缓冲电路、第二输出缓冲电路、第一主开关电容阵列、第二开关电容阵列、第三开关电容阵列；由两对互补交叉耦合对管和主谐振腔构成振荡器，在主谐振腔中加入二次谐波增强电感，增强反馈信号中二次谐波的成分；注入锁定电路由差分注入电路和二次谐波增强次级谐振腔构成，提高了注入信号与反馈信号二次谐波的混频效率；本发明采用开关电容阵列调谐的方法，同时改变主次谐振腔的谐振频率，从而进一步提高分频器的分频范围。本发明同已有的注入锁定三分频器技术相比，可实现更宽的锁定范围，且不会增加芯片面积和直流功耗。

公开(公告)号：CN114900182A

公开(公告)日：2022-08-12

申请号：CN202210425349.4

申请日：2022-04-21

Applicant: 东南大学

Inventor： 唐路 ,  许书凝 ,  唐旭升 ,  张有明 ,  杨天畅

IPC: H03L7/107 ,  H03L7/099

Abstract: 本发明公开了一种针对全数字锁相环带宽的自适应后台校准方法，该方法使用两抽头的LMS算法，采用两条LMS算法的校准环路代替单条LMS算法的校准环路对环路带宽因子进行估计，两条校准环路均产生相应的环路增益估计值后，两者相加得到最终的环路增益估计值，并经过取反操作接入环路，避免了带宽估计结果受环路分频器延时等非理想因素影响而不准确的问题。为了避免外部输入的训练序列对环路的噪声性能和功耗造成影响，本发明使用环路中△‑∑调制器输出的伪随机序列来代替外部输入的训练序列。