-
公开(公告)号：CN105356875A
公开(公告)日：2016-02-24
申请号：CN201510616844.3
申请日：2015-09-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
CPC classification number: H03K19/17728
Abstract: 本发明提出了一种单粒子加固FPGA的查找表电路，包括单粒子加固静态随机存储器模块DICE、二输入多路选择器MUX和缓存BUFF。可以实现具有可选锁存功能的多路选择器。通过配置相应的存储单元，该LUT可以用来实现一个具有锁存功能的多路选择器、不带锁存的多路选择器和正常的查找表。本发明在实现具有可选锁存功能的多路选择器时，能够极大减少单粒子加固FPGA使用中需要实现大规模多路选择器时逻辑资源的占用率，为单粒子加固FPGA用户在逻辑设计中实现大规模的多路选择器提供了更优的一种选择。
-
公开(公告)号：CN103840823A
公开(公告)日：2014-06-04
申请号：CN201410051652.8
申请日：2014-02-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K19/177
Abstract: 本发明涉及基于JTAG接口的宇航FPGA通用刷新电路，该刷新电路设计有7个输入管脚、8个输出管脚，分别与PROM与FPGA的管脚连接，通过JTAG接口对SRAM型FPGA进行回读操作，确定FPGA型号并校验回读数据，若发生错误则从正确的数据源读取码流，从码流中截取有效部分，并通过JTAG接口将有效码流重新写入FPGA的内部配置位，从而完成配置存储器的刷新，通过本发明中的刷新电路，能够及时检测并纠正宇航用FPGA的单粒子翻转，消除宇航用FPGA发生空间单粒子翻转导致的功能故障，提高宇航FPGA空间应用可靠性。
-
公开(公告)号：CN103744014A
公开(公告)日：2014-04-23
申请号：CN201310724722.7
申请日：2013-12-24
Applicant: 北京微电子技术研究所 , 中国运载火箭技术研究院
IPC: G01R31/3181
Abstract: 本发明提供了一种SRAM型FPGA单粒子辐照试验测试系统及方法，该试验系统包括上位机、电流监测采集板和测试板；电流监控采集板包括电流监控采集FPGA、电流采集单元、供电模块和第一通信接口；测试板包括控制处理FPGA、刷新芯片、SRAM、配置PROM、存储PROM、第二通信接口及被测FPGA；上位机负责流程控制和数据处理；电流监控采集板负责测试板的上电、断电和监测测试FPGA电流；测试板负责处理上位机发送的命令并进行单粒子翻转、单粒子功能中断检测等工作。本发明使用刷新芯片代替现有辐照试验系统中的部分重配模块，可以更方便可靠地对被测芯片进行刷新；且本发明能够实现对触发器进行静态和动态翻转测试，结合两种方法可以得到更可靠的触发器翻转数据。
-
公开(公告)号：CN103000548A
公开(公告)日：2013-03-27
申请号：CN201210516210.7
申请日：2012-11-30
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H01L21/66
Abstract: 一种利用FPGA芯片进行集成电路制造工艺缺陷检测的方法，包括如下步骤：(1)对FPGA芯片的配置存储器进行回读测试，获得配置存储器的测试数据；(2)检测测试数据，获得发生故障的配置存储器的坐标信息；(3)根据故障坐标信息，统计出子模块级别、芯片级别和圆片级别三种级别的故障分布图；(4)对三种级别下的故障分布图分别进行垒叠，获得故障点分布密度；(5)对分布密度均匀性进行检测，获得精确的工艺缺陷高发区域和可能原因。本发明利用FPGA芯片独特的设计结构和测试方法，能够迅速获得多个级别的故障分布密度图，快速定位缺陷区域和指向可能的工艺因素，提高了工艺缺陷的检测速度。
-
公开(公告)号：CN111010167B
公开(公告)日：2023-10-03
申请号：CN201911109126.1
申请日：2019-11-13
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 本发明涉及一种用于高速接口电路的自适应电荷泵锁相环，包括锁相环路、辅助电路，所述辅助电路包括输入时钟缓冲器B101、时钟计数器B102、电压检测模块B106、低压差线性稳压器B107、偏置电路B108、与门G111、开关；本发明利用自适应电路结构提高锁相环路的稳定性、减小锁相环输出时钟信号的噪声，并且引入电压检测模块实时监测压控振荡器控制电压，如果压控振荡器工作在过高或过低的频率上，则使锁相环暂停工作，并将压控振荡器重置在合适的工作点上再重启锁相环，防止锁相环锁定在错误的频率点处。
-
Patent Agency Ranking
公开(公告)号：CN112564673B
公开(公告)日：2023-08-29
申请号：CN202011476192.5
申请日：2020-12-14
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: H03K3/017
Abstract: 本发明涉及一种时钟占空比调整电路，属于FPGA内部时钟网络设计领域；包括缓冲器B100、2个粗调电路B110和细调电路B120；采用粗调电路与细调电路结合的方式使本发明有较大的调整范围，可以对更加恶劣的初始时钟信号进行调整；时钟占空比调整电路专为应用于FPGA器件设计，与其它的DCC电路相比，其具有更大的占空比调整范围，可以对非常恶劣的时钟(占空比小于20％或大于80％)进行调整。
-
公开(公告)号：CN111147050B
公开(公告)日：2023-07-04
申请号：CN201911330758.0
申请日：2019-12-20
Applicant: 北京时代民芯科技有限公司 , 中国航天时代电子有限公司 , 北京微电子技术研究所
IPC: H03K3/02 , H03K3/3565
Abstract: 一种抗单粒子加固的CML发送器，包括：数字三模处理模块、DR偏置模块、SR偏置模块、表决‑延时‑差分模块、输出上拉模块等模块。采用多模备份的方式对内部模块进行抗单粒子加固，可以保证空间应用的可靠性。此外，本发明的CML发送器的SlewRate是可控制的，可以改善信号质量，保证可靠的数据传输。
-
公开(公告)号：CN109656870B
公开(公告)日：2023-07-04
申请号：CN201811378251.8
申请日：2018-11-19
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
Abstract: 一种SRAM型FPGA在轨动态重构管理的系统及方法，支持最多四通道、六种型号SRAM型FPGA，具备上电配置、动态配置、定时刷新、回读刷新、定时回读、动态重构、轮询校验的能力，多项工作任务在动态重构管理芯片的统一调度下进行切换，通过硬控制信号或串口控制指令进行工作模式调整，并且通过串口控制指令能够获取内部工作状态信息。
-
公开(公告)号：CN109583045B
公开(公告)日：2023-04-18
申请号：CN201811348793.0
申请日：2018-11-13
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G06F30/327 , G06F119/06 , G06F111/08
Abstract: 一种基于向量转移概率的功耗估计方法，包括如下步骤：步骤一、根据RM逻辑电路，确定RM逻辑电路工艺分解后的电路形式，根据工艺分解后的电路形式和输入信号，计算分解后第一层逻辑门的向量转移概率；步骤二、计算RM逻辑电路的每一层与门的向量转移概率、开关活动率和输出结果，和，RM逻辑电路的多输入与门的动态功耗；步骤三、计算RM逻辑电路的多输入异或门的动态功耗；步骤四、根据步骤二中所述RM逻辑电路的多输入与门的动态功耗，和，步骤三中所述RM逻辑电路的多输入异或门的动态功耗，计算RM逻辑电路的总动态功耗。该方法可以有效提高RM逻辑电路动态功耗估计的准确性。
-
公开(公告)号：CN111025133B
公开(公告)日：2022-02-22
申请号：CN201911019101.2
申请日：2019-10-24
Applicant: 北京时代民芯科技有限公司 , 北京微电子技术研究所
IPC: G01R31/317 , G01R31/3181
Abstract: 本发明涉及一种二阶Booth编码Wallace树乘法器电路的测试方法：S1、获取乘法器结构；S2、生成用于测试部分积产生电路的测试向量集合；S3、生成用于部分积压缩电路的测试向量集合：遍历部分积压缩电路中所有的压缩器单元的所有输入，得到部分积阵列输出的集合；根据乘法器拓扑结构，将部分积阵列输出的集合中的每个部分积阵列输出转换成乘法器的原始输入，从而得到用于测试部分积压缩电路的测试向量集合；S4、对比用于部分积产生电路和部分积压缩电路的测试向量，去除重复的测试向量，得到最终的测试向量集输入到乘法器中进行测试验证；S5、采用伪随机码测试方法，对最终求和电路部分的测试。本发明采用较少的测试向量，实现较高的测试覆盖率。
-
-
-
-
-
-
-
-
-
Search Results
114
records
(took 0.048 seconds)
