-
公开(公告)号：CN108899323A
公开(公告)日：2018-11-27
申请号：CN201811014617.3
申请日：2018-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11578
Abstract: 本申请公开了一种半导体器件，该半导体器件中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过同一沟道孔内的源极和漏极能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该存储器的结构有利于降低存储器中的读取干扰、传输干扰和编辑干扰。此外，漏极与源极形成的PN结与电荷遂穿层可以零距离接触，从而减小了穿过PN结处的遂穿电流的衰减，进而提高了半导体器件的各种操作速率。
-
公开(公告)号：CN107562655A
公开(公告)日：2018-01-09
申请号：CN201710773983.6
申请日：2017-08-31
Applicant: 长江存储科技有限责任公司
IPC: G06F12/1036
Abstract: 本申请实施例公开了一种数据存储方法和装置，所述方法包括：获取非易失性存储器的第一存储空间的初始存储地址；从所述第一存储空间的初始存储地址开始计数并存储第一数据，每存储一个所述第一数据，均在存储该第一数据对应的存储地址上加1；所述第一存储空间的比特数大于所述第一数据的比特数；当计数达到预设次数时，将存储地址加预设数目，得到第二存储空间中的预设存储地址，以从所述第二存储空间中的预设存储地址开始计数并存储第二数据，第一存储空间中存储地址的标识和第二存储空间中存储地址的标识不同。
-
公开(公告)号：CN107527919A
公开(公告)日：2017-12-29
申请号：CN201710772503.4
申请日：2017-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11578
CPC classification number: H01L27/1157 , H01L27/11578
Abstract: 本发明提供了一种3D NAND存储器件及其制造方法，该存储器件包括：基底、堆叠层、沟道孔、ONO层、N+漏极层以及P+源极层。通过N+漏极层与P+源极层形成电路通道，可见，多个本结构的存储单元之间，是并联的关系，这样就无需在字线WL上加载高电压的方式进行存储单元的选择，即，通过施加一个低电压即可实现数据的传输，降低了读取干扰和传输干扰，并且，通过开关管的通道电阻不会影响读操作中各个存储单元的串联电阻，使得本3D NAND存储器件的读取操作更精准。
-
公开(公告)号：CN208674116U
公开(公告)日：2019-03-29
申请号：CN201821438352.5
申请日：2018-08-31
Applicant: 长江存储科技有限责任公司
IPC: H01L27/1157 , H01L27/11578
Abstract: 本申请公开了一种半导体器件，该半导体器件中，其每个沟道孔内的第一掺杂类型材料层和第二掺杂类型材料层作为对应存储串的各个存储单元的源极和漏极，同一存储串内的各个存储单元均可以通过源极和漏极实现电路通路，因而，通过同一沟道孔内的源极和漏极能够将同一存储串内的各个存储单元形成并联结构。如此，在每个存储单元的栅极上施加较小的控制电压即可实现对存储单元的选通，而且，因同一存储串内的各个存储单元为并联结构。因而，该存储器的结构有利于降低存储器中的读取干扰、传输干扰和编辑干扰。此外，漏极与源极形成的PN结与电荷遂穿层可以零距离接触，从而减小了穿过PN结处的遂穿电流的衰减，进而提高了半导体器件的各种操作速率。(ESM)同样的发明创造已同日申请发明专利
-
-
-
Search Results
54
records
(took 0.026 seconds)
