-
公开(公告)号：CN119008629A
公开(公告)日：2024-11-22
申请号：CN202411073227.9
申请日：2024-08-06
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H01L27/092 , H01L29/417 , H01L21/8238
Abstract: 本发明公开了一种单片集成GaN CMOS反相器及其制备方法，该反相器包括T型FIN结构p‑FET和HEMT。T型FIN结构p‑FET和HEMT共享缓冲层；缓冲层叠加于衬底之上；T型FIN结构p‑FET和HEMT之间设有的隔离槽深入至缓冲层的上部；T型FIN结构p‑FET的栅电极和HEMT的栅电极通过第一金属互联条连接；T型FIN结构p‑FET的漏电极和HEMT的漏电极通过第二金属互联条连接。通过T型FIN结构p‑FET的源漏沟道设有的多个T型FIN结构可以增强栅级可控性和电流驱动能力，降低器件功耗。通过调节T型FIN结构的FIN宽，可以形成增强型器件，还可以调控阈值电压进而改善反相器的性能。
-
公开(公告)号：CN119008625A
公开(公告)日：2024-11-22
申请号：CN202411079662.2
申请日：2024-08-07
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
Abstract: 本发明公开了一种增强型SiC衬底GaN电力电子器件，包括：衬底和缓冲层，缓冲层包括隔离槽，缓冲层被隔离槽划分为第一区域和第二区域；在第一区域，缓冲层上设置有第一沟道层、第一势垒层、第一钝化层、第一隔离层和有源层，有源层中设置有漂移区、引出区和源区，漂移区中设置有漏区，引出区和源区的上表面设置有第一源极，漏区的上表面设置有第一漏极，二者之间设置第一栅极；在第二区域，缓冲层上依次设置有第二沟道层、第二势垒层、第二钝化层和第二隔离层，第二隔离层上设置有第二源极和第二漏极，二者之间设置有第二栅极；第一漏极与第二源极通过第一金属互联线电连接，第一源极与第二栅极通过第二金属互联线电连接。本发明能够改善器件性能。
-
公开(公告)号：CN118610260A
公开(公告)日：2024-09-06
申请号：CN202410872166.6
申请日：2024-07-01
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/78 , H01L29/06 , H01L21/336
Abstract: 本发明公开了一种p‑NiO/n‑Ga2O3空穴超注入低电阻垂直型场效应晶体管及制备方法，解决了现有技术中Ga2O3场效应管导通电阻过大与耐压不足的问题。本发明自下而上包括：漏电极、衬底、凸台结构的外延层、覆盖在外延层台阶上表面以及凸台侧壁的Al2O3层、覆盖在Al2O3层外侧的栅极金属层、覆盖在栅极金属层外侧的SiO2层、源电极，外延层凸出部分表面与源电极之间设有NiO薄膜层，NiO薄膜层与n‑Ga2O3外延层形成异质结。制备步骤有：预处理衬底、制作漏极、刻蚀外延层、淀积Al2O3层与栅极金属层、制作p‑NiO/n‑Ga2O3异质结、淀积SiO2层、制作源电极。本发明凭借p‑NiO/n‑Ga2O3异质结产生的空穴超注入效应，显著提高器件耐压，大幅降低导通电阻，在大功率、军工等领域应用前景广阔。
-
公开(公告)号：CN118473345A
公开(公告)日：2024-08-09
申请号：CN202410648367.8
申请日：2024-05-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
Abstract: 本发明提供了一种基于共面波导的金刚石基功率放大器和电子设备，包括依次连接的驱动级放大器、级间匹配网络和输出级放大器；驱动级放大器、级间匹配网络和输出级放大器的衬底材料均为金刚石；驱动级放大器、级间匹配网络和输出级放大器中的传输线采用共面波导结构，该功率放大器采用金刚石材料作为衬底，可以有效散热，进而提高功率放大器的效率和高温工作能力，另一方面使用共面波导结构，解决了金刚石衬底难以进行背通孔接地的问题，同时简化了制作工艺。
-
公开(公告)号：CN117855166A
公开(公告)日：2024-04-09
申请号：CN202410075770.6
申请日：2024-01-18
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L23/38 , H01L23/367 , H01L23/373 , H01L23/48 , H01L23/31 , H01L21/768 , H01L29/06 , H01L29/24 , H01L21/34 , H01L29/78 , H01L29/861
Abstract: 本发明公开了电卡制冷增强散热的氧化镓器件，主要解决由于氧化镓低的导热率，造成氧化镓器件自热效应严重、可靠性降低、输出功率减小的问题。其技术关键是通过电卡制冷技术提高器件散热性能，即在氧化镓场效应晶体管的衬底和传热界面层之间增设电卡制冷层，并在其上下表面设置金属电极层，通过施加电场使电卡制冷层中的压电材料相变，加快衬底到传热界面层的热传递。对于垂直氧化镓肖特基二极管，是在其Si3N4钝化层与热界面层之间增加设有上下电极的压电薄膜，通过施加电场使压电薄膜相变，增加Si3N4钝化层到热界面层的热传递。本发明减小了器件热阻，抑制了器件的自热效应，提高了器件的散热性能，可用作微波功率器件和电力电子器件。
-
Patent Agency Ranking
公开(公告)号：CN116435373A
公开(公告)日：2023-07-14
申请号：CN202310157616.9
申请日：2023-02-23
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/80 , H01L21/335 , B82Y10/00 , B82Y30/00 , B82Y40/00
Abstract: 本发明公开了一种常关型二维氧化镓异质结场效应管及其制备方法，属于半导体器件领域。本发明主要解决目前氧化镓材料有效p型掺杂难、栅极漏电以及器件击穿电压低的问题，其自下而上包括：绝缘衬底、β‑Ga2O3薄膜层、源电极、漏电极、绝缘层、二维材料薄膜层、介质层和栅电极。Ga2O3与p型二维薄膜材料构成异质结对沟道耗尽形成常关型器件；栅介质层抑制因异质结开启而出现的栅极电流。本发明提高了器件的击穿电压，抑制栅极漏电流的产生。
-
公开(公告)号：CN115802880A
公开(公告)日：2023-03-14
申请号：CN202211574214.0
申请日：2022-12-08
Applicant: 西安电子科技大学 , 西安电子科技大学广州研究院
IPC: H10N70/20
Abstract: 本发明涉及一种MXene/NiO2异质结材料忆阻器的制备方法，属于半导体器件制备技术领域，包括以下步骤：首先将六水硝酸镍与乙酰丙酮混合融入乙二醇甲醚溶液中，制备前驱体溶液，再将MAX粉末加入HF溶液中后干燥，分散制成MXene溶液；然后利用等离子氧设备对目标衬底进行表面清洁处理，并旋涂一层APTES增强目标衬底的粘附性；再将前驱体溶液旋转涂覆在目标衬底上，并高温退火；最后利用电子束蒸发设备在MXene‑NiO2复合材料薄膜上沉积金属顶电极。本发明制作的忆阻器使用了三明治结构，结构简单，易于三维集成，单个器件便可以模拟神经突触，实现神经突触的短期记忆功能。
-
公开(公告)号：CN115000168A
公开(公告)日：2022-09-02
申请号：CN202210721922.6
申请日：2022-06-24
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L29/778 , H01L29/66 , H01L21/335
Abstract: 一种P型氮化物增强型HEMT器件及其制备方法，用传统制备方法淀积氮化镓帽层并进行Mg杂质掺杂后，不再进一步刻蚀掉非栅极下的氮化物帽层，而是继续经过淀积刻蚀形成一层n型掺杂的GaN保护层，然后再对栅极下方的氮化镓帽层进行退火，使得Mg杂质被激活，形成P型氮化物帽层。栅电极下方激活的原Mg掺杂氮化物帽层耗尽了栅下沟道中的二维电子气，提高了器件的阈值电压，实现增强型器件。同常规P型氮化物增强型HEMT器件采用的干法刻蚀工艺相比，该制备方法避免制作时的干法刻蚀步骤，减少了刻蚀对势垒层表面的损伤，极少了表面态引起的动态电阻退化和可靠性退化；增大了产品的片内均匀性和批次重复性，提高了产品良率。
-
公开(公告)号：CN114864737A
公开(公告)日：2022-08-05
申请号：CN202210384985.7
申请日：2022-04-13
Applicant: 西安电子科技大学广州研究院 , 西安电子科技大学
IPC: H01L31/113 , H01L31/0304 , H01L31/18
Abstract: 本发明公开了一种基于GaN MIS‑HEMT结构的太赫兹探测器及其制备方法，太赫兹探测器包括：衬底层；复合缓冲层，设置于所述衬底层之上；沟道层，置于所述复合缓冲层之上；势垒层，设置于所述沟道层之上；源电极、漏电极和栅电极，所述源电极、所述漏电极和所述栅电极均设置于所述势垒层之上，且所述栅电极位于所述源电极和所述漏电极之间；绝缘介质层，设置于所述势垒层和所述栅电极之间。本发明在太赫兹探测器里面引用基于半导体领域的GaN MIS‑HEMT结构，并在GaN HEMT太赫兹探测器的栅电极下面引入绝缘介质层，利用GaN MIS‑HEMT结构降低栅电流，降低栅极闪烁噪声，从而达到改善太赫兹探测器噪声等效功率的性能，提升探测器的灵敏度。
-
公开(公告)号：CN118866984A
公开(公告)日：2024-10-29
申请号：CN202410848778.1
申请日：2024-06-27
Applicant: 西安电子科技大学广州研究院
IPC: H01L29/872 , H01L21/329 , H01L29/417 , H01L29/20 , H01L29/06 , H01L23/31
Abstract: 本发明公开了一种极化结构的氮化镓结势垒肖特基二极管及其制备方法，涉及半导体技术领域，包括：依次层叠设置的衬底、缓冲层、n+‑GaN层、n‑‑GaN漂移层、AlGaN层、i‑GaN层和p‑GaN层；i‑GaN层和p‑GaN层组成的层叠结构与AlGaN层极化产生二维空穴气；阳极，位于层叠设置的AlGaN层、i‑GaN层和p‑GaN层上、并延伸至开口中，与n‑‑GaN漂移层接触；阴极，位于n+‑GaN层上、且与n‑‑GaN漂移层间隔设置；钝化层，覆盖在阳极、p‑GaN层、i‑GaN层、AlGaN层、n‑‑GaN漂移层和阴极暴露的表面，钝化层包括第一开口和第二开口，第一开口暴露出所述阳极，第二开口暴露出阴极。本发明能够降低反向泄露电流，以及提高器件耐压。
-
-
-
-
-
-
-
-
-
Search Results
78
records
(took 0.028 seconds)
