公开(公告)号：CN105874607B

公开(公告)日：2019-07-12

申请号：CN201580003544.6

申请日：2015-07-15

Applicant: 富士电机株式会社

Inventor： 栗林秀直 ,  北村祥司 ,  小野泽勇一

IPC: H01L29/861 ,  H01L21/225 ,  H01L21/265 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/1095 ,  H01L21/221 ,  H01L21/26506 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/868 ,  H01L29/872

Abstract: 从基体正面侧向p+阳极层(7)进行氩(8)的离子注入(8a)，形成缺陷层(9)。这时，在之后的铂扩散工序中，将氩(8)的飞程设为比p+阳极层(7)的扩散深度(Xj)浅，以使铂原子(11)局部存在于p+阳极层(7)的、与n‑漂移层(6)的pn结附近的电子进入区域内。之后，使涂布于基体背面(5a)的铂膏(10)中的铂原子(11)扩散到p+阳极层(7)内，并局部存在于缺陷层(9)的阴极侧。由此，p+阳极层(7)的寿命变短。另外，n‑漂移层(6)内的铂原子(11)被缺陷层(9)捕获，使得n‑漂移层(6)的铂浓度降低，n‑漂移层(6)内的寿命变长。因此，能够减小反向恢复电流，缩短反向恢复时间，并降低正向压降。

公开(公告)号：CN106128946B

公开(公告)日：2019-03-08

申请号：CN201610702029.3

申请日：2012-05-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  栗林秀直 ,  小野泽勇一 ,  仲野逸人 ,  尾崎大辅

IPC: H01L21/265 ,  H01L21/285 ,  H01L21/324 ,  H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/167 ,  H01L29/36 ,  H01L29/423 ,  H01L29/66 ,  H01L29/739

Abstract: n型FS层(14)具有使在施加额定电压时扩散的耗尽层停止于n型FS层(14)内部的总杂质量，并具有n‑型漂移层(1)的总杂质量。此外，n型FS层(14)具有如下的浓度梯度，即n型FS层(14)的杂质浓度从p+型集电极层(15)向p型基极层(5)减少，且其扩散深度为大于或等于20μm。并且，在n型FS层(14)与p+型集电极层(15)之间包括n+型缓冲层(13)，该n+型缓冲层(13)的峰值杂质浓度比n型FS层(14)的峰值杂质浓度要高，为大于或等于6×1015cm‑3，且小于或等于p+型集电极层(15)的峰值杂质浓度的十分之一。因此，能够提供一种场阻断(FS)绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。

公开(公告)号：CN108447903A

公开(公告)日：2018-08-24

申请号：CN201810151457.0

申请日：2018-02-14

Applicant: 富士电机株式会社

Inventor： 三塚要 ,  小野泽勇一 ,  田村隆博

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明提供一种半导体装置，其具备：半导体基板，形成有有源部和边缘部；上部电极，设置在半导体基板的上方；绝缘膜，设置在半导体基板与上部电极之间，并形成有接触孔；第一导电型的漂移区，形成在半导体基板的内部；第二导电型的基区，形成在有源部，并经由接触孔与上部电极连接；第二导电型的阱区，形成在边缘部，并与上部电极分离；以及第二导电型的延长区，从基区向阱区的方向延伸地形成，并通过绝缘膜与上部电极分离，从接触孔的阱区侧的端部到延长区的阱区侧的端部为止的第一距离与从延长区的阱区侧的端部到阱区为止的第二距离之和小于有源部中的半导体基板的厚度。

公开(公告)号：CN104969360B

公开(公告)日：2018-04-20

申请号：CN201480007500.6

申请日：2014-03-18

Applicant: 富士电机株式会社

Inventor： 小野泽勇一 ,  吉村尚 ,  泷下博

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/06 ,  H01L29/868

CPC classification number: H01L29/872 ,  H01L21/221 ,  H01L21/225 ,  H01L21/2253 ,  H01L21/263 ,  H01L21/2636 ,  H01L21/26506 ,  H01L21/268 ,  H01L21/304 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0626 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66143 ,  H01L29/7395 ,  H01L29/8611

Abstract: 在n‑半导体基板的背面的表面层，从活性区域(10)到边缘终端结构部(11)设置有n+阴极层(4)。在n+阴极层(4)的整个表面设置有阴极电极(7)。在n‑漂移区域(1)内部的n+阴极层(4)侧，从活性区域(10)到边缘终端结构部(11)设置有n缓冲层(5)。在n‑漂移区域(1)内部的n+阴极层(4)侧，在距离基板背面比n+阴极层(4)要深的位置设置有浮空的p埋层(6)。p埋层(6)在与n+阴极层(4)相接的规定范围内均匀地进行设置。p埋层(6)的端部(6a)位于n‑半导体基板的侧面(1a)的内侧。由此，能够提供可实现软恢复化，且反向恢复容限较大的半导体装置。

公开(公告)号：CN103534811B

公开(公告)日：2016-09-21

申请号：CN201280023905.X

申请日：2012-05-18

Applicant: 富士电机株式会社

Inventor： 吉村尚 ,  栗林秀直 ,  小野泽勇一 ,  仲野逸人 ,  尾崎大辅

IPC: H01L29/739 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7397 ,  H01L21/26513 ,  H01L21/2855 ,  H01L21/324 ,  H01L29/0615 ,  H01L29/0619 ,  H01L29/0804 ,  H01L29/0821 ,  H01L29/0834 ,  H01L29/0847 ,  H01L29/1004 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/36 ,  H01L29/4236 ,  H01L29/66348 ,  H01L29/7395

Abstract: n型FS层（14）具有使在施加额定电压时扩散的耗尽层停止于n型FS层（14）内部的总杂质量，并具有n‑型漂移层（1）的总杂质量。此外，n型FS层（14）具有如下的浓度梯度，即n型FS层（14）的杂质浓度从p+型集电极层（15）向p型基极层（5）减少，且其扩散深度为大于或等于20μm。并且，在n型FS层（14）与p+型集电极层（15）之间包括n+型缓冲层（13），该n+型缓冲层（13）的峰值杂质浓度比n型FS层（14）的峰值杂质浓度要高，为大于或等于6×1015cm‑3，且小于或等于p+型集电极层（15）的峰值杂质浓度的十分之一。因此，能够提供一种场阻断（FS）绝缘栅双极晶体管，兼顾改善发生短路时对元器件损坏的耐受性以及抑制热失控损坏，并且，能减少导通电压的变化。

公开(公告)号：CN105874607A

公开(公告)日：2016-08-17

申请号：CN201580003544.6

申请日：2015-07-15

Applicant: 富士电机株式会社

Inventor： 栗林秀直 ,  北村祥司 ,  小野泽勇一

IPC: H01L29/861 ,  H01L21/225 ,  H01L21/265 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/1095 ,  H01L21/221 ,  H01L21/26506 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/868 ,  H01L29/872

Abstract: 从基体正面侧向p+阳极层(7)进行氩(8)的离子注入(8a)，形成缺陷层(9)。这时，在之后的铂扩散工序中，将氩(8)的飞程设为比p+阳极层(7)的扩散深度(Xj)浅，以使铂原子(11)局部存在于p+阳极层(7)的、与n?漂移层(6)的pn结附近的电子进入区域内。之后，使涂布于基体背面(5a)的铂膏(10)中的铂原子(11)扩散到p+阳极层(7)内，并局部存在于缺陷层(9)的阴极侧。由此，p+阳极层(7)的寿命变短。另外，n?漂移层(6)内的铂原子(11)被缺陷层(9)捕获，使得n?漂移层(6)的铂浓度降低，n?漂移层(6)内的寿命变长。因此，能够减小反向恢复电流，缩短反向恢复时间，并降低正向压降。

公开(公告)号：CN104969360A

公开(公告)日：2015-10-07

申请号：CN201480007500.6

申请日：2014-03-18

Applicant: 富士电机株式会社

Inventor： 小野泽勇一 ,  吉村尚 ,  泷下博

IPC: H01L29/861 ,  H01L21/329 ,  H01L29/06 ,  H01L29/868

CPC classification number: H01L29/872 ,  H01L21/221 ,  H01L21/225 ,  H01L21/2253 ,  H01L21/263 ,  H01L21/2636 ,  H01L21/26506 ,  H01L21/268 ,  H01L21/304 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/0626 ,  H01L29/32 ,  H01L29/36 ,  H01L29/66143 ,  H01L29/7395 ,  H01L29/8611

Abstract: 在n-半导体基板的背面的表面层，从活性区域(10)到边缘终端结构部(11)设置有n+阴极层(4)。在n+阴极层(4)的整个表面设置有阴极电极(7)。在n-漂移区域(1)内部的n+阴极层(4)侧，从活性区域(10)到边缘终端结构部(11)设置有n缓冲层(5)。在n-漂移区域(1)内部的n+阴极层(4)侧，在距离基板背面比n+阴极层(4)要深的位置设置有浮空的p埋层(6)。p埋层(6)在与n+阴极层(4)相接的规定范围内均匀地进行设置。p埋层(6)的端部(6a)位于n-半导体基板的侧面(1a)的内侧。由此，能够提供可实现软恢复化，且反向恢复容限较大的半导体装置。

公开(公告)号：CN104620391A

公开(公告)日：2015-05-13

申请号：CN201380047299.X

申请日：2013-09-27

Applicant: 富士电机株式会社

Inventor： 小野泽勇一

IPC: H01L29/861 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868

CPC classification number: H01L21/02351 ,  H01L21/02304 ,  H01L21/263 ,  H01L29/0619 ,  H01L29/1095 ,  H01L29/167 ,  H01L29/32 ,  H01L29/36 ,  H01L29/365 ,  H01L29/402 ,  H01L29/404 ,  H01L29/66136 ,  H01L29/66333 ,  H01L29/66348 ,  H01L29/7395 ,  H01L29/7397 ,  H01L29/8611 ,  H01L29/868

Abstract: 通过多次质子注入，在n型漂移层(2)的内部，形成从基板背面起算的深度不同的多个n型缓冲层(5、6、7)。将从基板背面起算最深的n型缓冲层(5)的从基板背面起算的深度设为比15μm深。将质子注入后进行的用于施主化和恢复结晶缺陷的热处理的温度设为400℃以上。在n型缓冲层(5)的载流子浓度分布中，从载流子浓度的峰位置(5a)向阳极侧的宽度比向阴极侧的宽度宽。夹在于n型缓冲层(5、6、7)之间的区域(15、16)的载流子浓度是平坦的，为n型硅基板(1)的载流子浓度的1倍以上5倍以下。由此，能够实现耐压确保和发生损耗的降低，抑制开关动作时的电压、电流的振荡。另外，能够恢复结晶缺陷而减小漏电流，能够降低热击穿的风险。

公开(公告)号：CN116261775A

公开(公告)日：2023-06-13

申请号：CN202280006635.5

申请日：2022-04-13

Applicant: 富士电机株式会社

Inventor： 小宫山典宏 ,  佐佐木雅浩 ,  小野泽勇一 ,  山田昭治

IPC: H01L21/336

Abstract: 本申请提供一种半导体装置，其具备：半导体基板(111)，其具有上表面和下表面，并且具有第一导电型的漂移区(116)；第一主端子(101)，其设置于上表面的上方；第二主端子(102)，其设置于下表面的下方；控制端子(103)，其对在第一主端子与第二主端子之间是否流通电流进行控制；以及缓冲区(118)，其设置于漂移区和下表面之间，且掺杂浓度高于漂移区的掺杂浓度，在示出施加于第一主端子与第二主端子之间的电源电压(VCE)、以及控制端子与第二主端子之间的端子间容量(CGC)之间的关系的C‑V特性中，在电源电压为500V以上的区域中，具有端子间电容的峰(180)。

公开(公告)号：CN113632236A

公开(公告)日：2021-11-09

申请号：CN202080024662.6

申请日：2020-09-15

Applicant: 富士电机株式会社

Inventor： 阿形泰典 ,  吉村尚 ,  泷下博 ,  目黑美佐稀 ,  根本道生 ,  安喰彻 ,  小野泽勇一

IPC: H01L29/36 ,  H01L21/265 ,  H01L21/324 ,  H01L27/06 ,  H01L27/08 ,  H01L27/082 ,  H01L29/739

Abstract: 本发明提供一种半导体装置，其具备具有上表面和下表面并包含体施主的半导体基板，半导体基板的深度方向上的氢化学浓度分布除了设置有局部的氢浓度峰的部分以外，从下表面到上表面为止是平坦的且单调地增加或单调地减小，半导体基板的施主浓度遍及从上表面到下表面为止的整个半导体基板而高于体施主浓度。可以以在深度方向上贯穿半导体基板的方式从半导体基板的上表面或下表面照射氢离子。