公开(公告)号：CN108292605B

公开(公告)日：2021-08-27

申请号：CN201780004266.5

申请日：2017-04-25

Applicant: 富士电机株式会社

Inventor： 西山雄士 ,  宫崎正行 ,  北村祥司

IPC: H01L21/329 ,  H01L21/265 ,  H01L29/872

Abstract: 使将杂质注入到碳化硅半导体层的工序高效化。提供一种制造方法，其是具备碳化硅半导体层的半导体装置的制造方法，具备杂质注入步骤：在将碳化硅半导体层的温度设为150℃以下的状态下，针对碳化硅半导体层处的杂质注入区，将杂质多次注入到不同的深度。在杂质注入步骤中，可以在将碳化硅半导体层的温度设为室温以上的状态下，针对杂质注入区，将杂质多次注入到不同的深度。

公开(公告)号：CN108292605A

公开(公告)日：2018-07-17

申请号：CN201780004266.5

申请日：2017-04-25

Applicant: 富士电机株式会社

Inventor： 西山雄士 ,  宫崎正行 ,  北村祥司

IPC: H01L21/329 ,  H01L21/265 ,  H01L29/872

CPC classification number: H01L21/265 ,  H01L29/872

Abstract: 使将杂质注入到碳化硅半导体层的工序高效化。提供一种制造方法，其是具备碳化硅半导体层的半导体装置的制造方法，具备杂质注入步骤：在将碳化硅半导体层的温度设为150℃以下的状态下，针对碳化硅半导体层处的杂质注入区，将杂质多次注入到不同的深度。在杂质注入步骤中，可以在将碳化硅半导体层的温度设为室温以上的状态下，针对杂质注入区，将杂质多次注入到不同的深度。

公开(公告)号：CN106463547A

公开(公告)日：2017-02-22

申请号：CN201580029244.5

申请日：2015-09-16

Applicant: 富士电机株式会社

Inventor： 北村祥司

IPC: H01L29/872 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78

Abstract: 在终端结构部呈包围活性区域的周围的同心圆状地设有第一JTE区域、第二JTE区域。在第一JTE区域、第二JTE区域间设有p型的电场缓和区域(20)。电场缓和区域(20)是通过将第一小区域(21)和第二小区域(22)交替反复地配置成包围第一JTE区域的周围的同心圆状而成。电场缓和区域(20)的平均杂质浓度比与内侧邻接的第一JTE区域的杂质浓度高，且比与外侧邻接的第二JTE区域的杂质浓度低。第一小区域(21)越配置于外侧，以越窄的宽度(x1)设置。第二小区域(x2)设置。第一小区域(21)的杂质浓度与第一JTE区域的杂质浓度相等。第二小区域(22)的杂质浓度与第二JTE区域的杂质浓度相等。能够避免成本增加，并且能够提高终端结构部的耐压。(22)无论配置位置如何，均以几乎相同的宽度

公开(公告)号：CN106463547B

公开(公告)日：2019-10-18

申请号：CN201580029244.5

申请日：2015-09-16

Applicant: 富士电机株式会社

Inventor： 北村祥司

IPC: H01L29/872 ,  H01L21/336 ,  H01L29/06 ,  H01L29/12 ,  H01L29/47 ,  H01L29/78

Abstract: 在终端结构部呈包围活性区域的周围的同心圆状地设有第一JTE区域、第二JTE区域。在第一JTE区域、第二JTE区域间设有p型的电场缓和区域(20)。电场缓和区域(20)是通过将第一小区域(21)和第二小区域(22)交替反复地配置成包围第一JTE区域的周围的同心圆状而成。电场缓和区域(20)的平均杂质浓度比与内侧邻接的第一JTE区域的杂质浓度高，且比与外侧邻接的第二JTE区域的杂质浓度低。第一小区域(21)越配置于外侧，以越窄的宽度(x1)设置。第二小区域(22)无论配置位置如何，均以几乎相同的宽度(x2)设置。第一小区域(21)的杂质浓度与第一JTE区域的杂质浓度相等。第二小区域(22)的杂质浓度与第二JTE区域的杂质浓度相等。能够避免成本增加，并且能够提高终端结构部的耐压。

公开(公告)号：CN105637646A

公开(公告)日：2016-06-01

申请号：CN201480055442.4

申请日：2014-09-26

Applicant: 富士电机株式会社

Inventor： 北村祥司

IPC: H01L29/872 ,  H01L21/20 ,  H01L21/265 ,  H01L21/28 ,  H01L21/322 ,  H01L21/329 ,  H01L29/06 ,  H01L29/861 ,  H01L29/868

CPC classification number: H01L21/02529 ,  H01L21/02378 ,  H01L21/02675 ,  H01L21/02689 ,  H01L21/046 ,  H01L21/0495 ,  H01L21/26506 ,  H01L29/0619 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/872

Abstract: 在SiC衬底基板上形成SiC外延层后，实现降低该外延层表面的结晶缺陷密度并提高器件的合格率。一种碳化硅半导体装置，其具有层叠在第一导电型碳化硅半导体基板(1)的一个主表面上的第一导电型碳化硅半导体外延层(2)，在所述碳化硅半导体装置中，在层叠有所述碳化硅半导体外延层(2)的碳化硅半导体基板(1)表面和碳化硅半导体外延层(2)的表面中的至少任意一个表面上具备再结晶层(13)。

公开(公告)号：CN105874607B

公开(公告)日：2019-07-12

申请号：CN201580003544.6

申请日：2015-07-15

Applicant: 富士电机株式会社

Inventor： 栗林秀直 ,  北村祥司 ,  小野泽勇一

IPC: H01L29/861 ,  H01L21/225 ,  H01L21/265 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/1095 ,  H01L21/221 ,  H01L21/26506 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/868 ,  H01L29/872

Abstract: 从基体正面侧向p+阳极层(7)进行氩(8)的离子注入(8a)，形成缺陷层(9)。这时，在之后的铂扩散工序中，将氩(8)的飞程设为比p+阳极层(7)的扩散深度(Xj)浅，以使铂原子(11)局部存在于p+阳极层(7)的、与n‑漂移层(6)的pn结附近的电子进入区域内。之后，使涂布于基体背面(5a)的铂膏(10)中的铂原子(11)扩散到p+阳极层(7)内，并局部存在于缺陷层(9)的阴极侧。由此，p+阳极层(7)的寿命变短。另外，n‑漂移层(6)内的铂原子(11)被缺陷层(9)捕获，使得n‑漂移层(6)的铂浓度降低，n‑漂移层(6)内的寿命变长。因此，能够减小反向恢复电流，缩短反向恢复时间，并降低正向压降。

公开(公告)号：CN105874607A

公开(公告)日：2016-08-17

申请号：CN201580003544.6

申请日：2015-07-15

Applicant: 富士电机株式会社

Inventor： 栗林秀直 ,  北村祥司 ,  小野泽勇一

IPC: H01L29/861 ,  H01L21/225 ,  H01L21/265 ,  H01L21/322 ,  H01L21/329 ,  H01L21/336 ,  H01L29/06 ,  H01L29/47 ,  H01L29/739 ,  H01L29/78 ,  H01L29/868 ,  H01L29/872

CPC classification number: H01L29/1095 ,  H01L21/221 ,  H01L21/26506 ,  H01L21/324 ,  H01L29/0619 ,  H01L29/083 ,  H01L29/0834 ,  H01L29/1608 ,  H01L29/32 ,  H01L29/47 ,  H01L29/6606 ,  H01L29/66333 ,  H01L29/66712 ,  H01L29/7395 ,  H01L29/7802 ,  H01L29/868 ,  H01L29/872

Abstract: 从基体正面侧向p+阳极层(7)进行氩(8)的离子注入(8a)，形成缺陷层(9)。这时，在之后的铂扩散工序中，将氩(8)的飞程设为比p+阳极层(7)的扩散深度(Xj)浅，以使铂原子(11)局部存在于p+阳极层(7)的、与n?漂移层(6)的pn结附近的电子进入区域内。之后，使涂布于基体背面(5a)的铂膏(10)中的铂原子(11)扩散到p+阳极层(7)内，并局部存在于缺陷层(9)的阴极侧。由此，p+阳极层(7)的寿命变短。另外，n?漂移层(6)内的铂原子(11)被缺陷层(9)捕获，使得n?漂移层(6)的铂浓度降低，n?漂移层(6)内的寿命变长。因此，能够减小反向恢复电流，缩短反向恢复时间，并降低正向压降。