-
公开(公告)号：CN103367318B
公开(公告)日：2016-07-06
申请号：CN201210099699.2
申请日：2012-04-06
Applicant: 南亚科技股份有限公司
IPC: H01L23/538
Abstract: 本发明公开了一种具有硅贯通电极的半导体元件，包含有一基底，一氧化物层覆盖于所述的基底，至少一硅贯通电极贯穿所述的基底以及氧化物层中，且另包含多个深沟槽设置于硅贯通电极周围的基底中，前述的深沟槽会吸收热应力。
-
公开(公告)号：CN103378057B
公开(公告)日：2016-06-29
申请号：CN201210118573.5
申请日：2012-04-20
Applicant: 南亚科技股份有限公司
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L2224/16225
Abstract: 本发明公开了一种半导体芯片，包括基底、第一穿硅通孔、第一穿硅通孔结构、第二穿硅通孔、第二穿硅通孔结构以及被动器件。第一穿硅通孔设置于基底中、并贯穿上表面，第二穿硅通孔亦设置于基底中、贯穿下表面并与第一穿硅通孔相连通。第一穿硅通孔结构设置于第一穿硅通孔中，包括第一通孔导电材料，第二穿硅通孔结构亦设置于第二穿硅通孔中，包括与第一通孔导电材料电气连接的第二通孔导电材料。被动器件覆盖下表面，并与第二通孔导电材料电气连接。
-
公开(公告)号：CN103594472B
公开(公告)日：2016-04-13
申请号：CN201210291576.9
申请日：2012-08-16
Applicant: 南亚科技股份有限公司
IPC: H01L27/115 , H01L29/788 , H01L21/8247
Abstract: 本发明提供一种非挥发性存储器单元的制造方法。该制造方法包括提供一半导体基板；形成多个浅沟槽隔绝物；形成一穿隧氧化层；形成一浮动栅极层；形成多个第一硬掩模图案；进行一第一湿蚀刻工艺；填入一绝缘材料；进行一平坦化工艺；进行一第二湿蚀刻工艺；进行一第三湿蚀刻工艺；全面性于多个浮动栅极图案上依序形成一多晶硅间介电膜和一控制栅极层；于多个浮动栅极图案的顶面的正上方形成多个第二硬掩模图案；以及移除未被多个第二硬掩模图案覆盖的绝缘盖层、多晶硅间介电膜、控制栅极层和多个浮动栅极图案，以形成多个栅极堆叠结构。本发明可提升存储器单元的程序化操作和抹除操作速度，大幅地降低操作电压，以提升存储器单元的可靠度。
-
公开(公告)号：CN103367332B
公开(公告)日：2016-03-09
申请号：CN201210084598.8
申请日：2012-03-27
Applicant: 南亚科技股份有限公司
IPC: H01L23/552
CPC classification number: H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/49113 , H01L2224/73265 , H01L2924/15311 , H01L2924/00014 , H01L2924/00
Abstract: 本发明公开了一种封装结构，包括一载板；一芯片堆叠结构，设置于载板上，其中芯片堆叠结构包括至少二片互相堆叠的芯片；一封装材料层，包覆芯片堆叠结构；一芯片黏着层，设置于相邻的芯片间；及多个填充物颗粒，均匀分布于芯片黏着层内，其中各个填充物颗粒包括一介电核心、一绝缘层，绝缘层包覆介电核心，及一导电层，设置于介电核心和绝缘层间且顺向包覆介电核心。
-
公开(公告)号：CN103378127B
公开(公告)日：2016-01-20
申请号：CN201210107533.0
申请日：2012-04-13
Applicant: 南亚科技股份有限公司
Abstract: 本发明公开了一种垂直沟道晶体管，包括基底，包括至少一对相对设置的第一凹槽和第二凹槽；一埋入式位线，设置于第一凹槽的底部；第一源/漏极区，电连接于埋入式位线；第二源/漏极区，紧邻第一凹槽的顶部；一绝缘栅极导线，埋入第二凹槽的底部；一外延层，设置于第二凹槽内且紧邻于绝缘栅极导线；一扩散区，相对于外延层而设置，其中外延层和扩散区间夹有第一绝缘层；前栅极，位于基底的第一侧面上；及后栅极，位于基底相对于第一侧面的第二侧面上。
-
Patent Agency Ranking
公开(公告)号：CN103378084B
公开(公告)日：2016-01-20
申请号：CN201210107973.6
申请日：2012-04-13
Applicant: 南亚科技股份有限公司
IPC: H01L27/02 , H01L27/105
Abstract: 本发明公开了一种存储装置，包括一存储阵列以及至少一阱电压提取区。存储阵列，包括多个垂直晶体管，分别电耦合至相应的字线与埋藏位线，其中字线沿着第一方向延伸，而埋藏位线沿着第二方向延伸。此外，阱电压提取区沿着第二方向穿越存储阵列，将存储阵列区隔成第一次存储阵列区及第二次存储阵列区。
-
公开(公告)号：CN102956637B
公开(公告)日：2015-09-23
申请号：CN201110290730.6
申请日：2011-09-22
Applicant: 南亚科技股份有限公司
Abstract: 本发明揭示一种具有电阻或电容的电路结构及其操作方法，该电路结构包含：一半导体基板，置于该基板内的一第一导电区，置于该第一导电区内的多个第二导电区及多个第三导电区，存在于该第一导电区及该第三导电区中间的一第一耗尽区，存在于该第二导电区及该第三导电区中间的一第二耗尽区，以及多个置于该第一导电区内的分隔区，分隔该多个第二导电区及第三导电区。该电路结构的操作方法如下：施加一第一电压于该分隔区以控制该电路结构的电容或电阻；施加一第二电压于该第一导电区及该第三导电区，并且施加一第三电压于该第二导电区以量测该电路结构的电容或电阻。本发明减低对芯片面积的需求，且工艺也相容于公知金属氧化物半导体晶体管领域。
-
公开(公告)号：CN103378009B
公开(公告)日：2015-07-29
申请号：CN201210129157.5
申请日：2012-04-27
Applicant: 南亚科技股份有限公司
IPC: H01L21/8247 , H01L21/336
Abstract: 本发明涉及一种制造金属氧化物半导体存储器的方法。于半导体基底的多个有源区上形成隧穿层、位于隧穿层上的多个浮置栅极、位于多个浮置栅极上的垫层、和围绕有源区的沟槽。形成第一氧化物层，使它填满沟槽和多个浮置栅极两两间的空间。将垫层移除。于多个浮置栅极上和第一氧化物层上形成氧化物-氮化物-氧化物层(简称ONO层)。于ONO层上依序形成控制栅极材料层及栅极导体层。对栅极导体层、控制栅极材料层、和氧化物-氮化物-氧化物层通过图形化的硬掩模进行蚀刻，以于多个浮置栅极上形成和多个有源区相交的多个栅极导体线和多个控制栅极线。如此，ONO层不沿着浮置栅极侧壁形成，所以没有栏状突出物的问题。
-
公开(公告)号：CN103066022B
公开(公告)日：2015-07-22
申请号：CN201110402691.4
申请日：2011-12-02
Applicant: 南亚科技股份有限公司
IPC: H01L21/8242 , H01L21/768
CPC classification number: H01L27/10867
Abstract: 一种单侧埋入带的制造方法，包括：在半导体基板内形成沟槽电容结构，其中该沟槽电容结构具有掺杂多晶硅层与由该掺杂多晶硅层所包覆的隔离环，而该掺杂多晶硅层的顶面低于该半导体基板的顶面，因而形成有第一凹口；在该半导体基板上依序形成第一阻剂层、第二阻剂层与第三阻剂层；依序图案化该第三阻剂层、该第二阻剂层与该第一阻剂层，在该半导体基板上形成三层图案化的阻剂层；部分移除由该三层图案化的阻剂层所露出的该掺杂多晶硅层的该部份以形成第二凹口；移除该三层图案化的阻剂层；以及在该第二凹口内及该第一凹口的一部分内形成绝缘层。
-
公开(公告)号：CN102800655B
公开(公告)日：2015-06-24
申请号：CN201210148511.9
申请日：2012-05-14
Applicant: 南亚科技股份有限公司
IPC: H01L23/544
CPC classification number: H01L22/34
Abstract: 本发明公开了一种测试布局结构，其具有第一高度、与第一矩形的第一氧化物区域位于基材上，具有与第一高度实质上不同的第二高度与第二矩形的第二氧化物区域，也位于基材上并毗邻第一氧化物区域。多个边界区域位于第一氧化物区域和第二氧化区之间。测试布局图案同时位于第一氧化物区域和第二氧化区上，并具有多组个别部份的导电材料，其包括多个第一部分与多个第二部分。多个第一部分沿着第一方向延伸，多个第二部分则沿着与第一方向垂直的第二个方向延伸。测试区域则位于两相邻又相互平行的个别部份之间。
-
-
-
-
-
-
-
-
-
Search Results
313
records
(took 0.063 seconds)
