公开(公告)号：CN114464674A

公开(公告)日：2022-05-10

申请号：CN202210375521.X

申请日：2022-04-11

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/08 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明提供一种LDMOSFET器件、制作方法及芯片，属于芯片技术领域。所述LDMOSFET器件包括：半导体衬底、栅极、源极区、漏极区、体区以及漂移区；体区以及漂移区形成在半导体衬底内，栅极形成在半导体衬底的上方且一端与体区相连，另一端位于漂移区上方；栅极与半导体衬底上方覆盖有介质层，介质层开设有接触孔，源极区形成在体区上方的接触孔内与体区相接，且位于栅极的一侧；漏极区形成在漂移区上方的接触孔内与漂移区相接，且位于栅极的另一侧。该LDMOSFET器件将漏极区设置在半导体衬底的上方，不占漂移区的部分区域，不影响漂移区击穿电压的提升效果，不增加导通电阻。

公开(公告)号：CN114429983A

公开(公告)日：2022-05-03

申请号：CN202210338138.7

申请日：2022-04-01

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明实施例提供一种高压横向双扩散金属氧化物半导体场效应管及其制作方法，属于芯片领域。所述高压横向双扩散金属氧化物半导体场效应管，包括半导体衬底、源极区、漏极区、栅极区、浅槽隔离区、P型体区、N型阱区、P型阱区和N型漂移区，所述高压横向双扩散金属氧化物半导体场效应管还包括：硅局部氧化隔离区，位于所述N型漂移区，用于隔离所述N型漂移区上的所述漏极区，所述硅局部氧化隔离区通过多晶硅缓冲层而被形成。本发明实施例通过制作多晶硅缓冲层（poly buffer），形成硅局部氧化隔离区（LOCOS），以缩短LOCOS的鸟嘴长度，同时可以形成多晶硅栅极（Poly Gate），工艺简单实用。

公开(公告)号：CN114242777A

公开(公告)日：2022-03-25

申请号：CN202210159442.5

申请日：2022-02-22

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明实施例提供一种LDMOSFET、制备方法及芯片和电路，所述LDMOSFET包括：衬底，所述衬底上设有埋层；所述埋层上方设有外延层；所述外延层上方设有高压N型阱；所述高压N型阱上方依次设有第一N型漂移区、P型体区和第二N型漂移区；所述P型体区的中间设有间隙，所述间隙的深度小于所述P型体区的深度。所述LDMOSFET不仅有效的缩小了器件的尺寸，还大大提升了器件的性能。

公开(公告)号：CN114242696A

公开(公告)日：2022-03-25

申请号：CN202210171602.8

申请日：2022-02-24

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 赵东艳 ,  王于波 ,  陈燕宁 ,  郁文 ,  刘芳 ,  吴波 ,  余山 ,  王凯 ,  刘倩倩 ,  董广智

IPC: H01L23/64

Abstract: 本发明提供一种MIM电容及其制备方法。该方法包括：在半导体衬底上制作电极；形成第一介质层；在第一介质层制作第一通孔和第一段第二通孔，在第一通孔中形成与下极板电极连接的下极板金属连接结构，在第一段第二通孔中形成与上极板电极连接的第一段上极板金属连接结构；在第一介质层上制作下极板；形成第二介质层；在第二介质层制作第二段第二通孔，在第二段第二通孔中淀积金属，形成第二段上极板金属连接结构；在第二介质层上制作上极板。上述制备过程中，干法刻蚀形成通孔的过程中不会刻蚀到上极板和下极板，不会在上极板和下极板的任一个表面沉积等离子体电荷，不会影响金属在通孔内的粘附性，从而提升MIM电容的可靠性。

公开(公告)号：CN114188402A

公开(公告)日：2022-03-15

申请号：CN202210132826.8

申请日：2022-02-14

Applicant: 北京芯可鉴科技有限公司 ,  北京智芯微电子科技有限公司

Inventor： 余山 ,  赵东艳 ,  王于波 ,  陈燕宁 ,  付振 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  刘倩倩 ,  郁文

IPC: H01L29/06 ,  H01L29/161 ,  H01L29/78 ,  H01L21/336

Abstract: 本发明实施例提供一种LDMOSFET、制备方法及芯片、电路。所述LDMOSFET包括：衬底，所述衬底上设有埋层；所述埋层和衬底上方设有高压N型阱和第一高压P型阱；所述高压N型阱上方设有第二高压P型阱；所述第二高压P型阱上方依次设有第一P型漂移区、N型体区及第二P型漂移区；所述第一P型漂移区上设有第一沟道漏极，所述第一沟道漏极的深度小于所述第一P型漂移区的深度；所述第二P型漂移区上设有第二沟道漏极，所述第二沟道漏极的深度小于所述第二P型漂移区的深度；所述第一沟道漏极和第二沟道漏极均设有锗硅。所述LDMOSFET通过提高载流子的迁移率，大大提升了自身的驱动能力和驱动速度。

公开(公告)号：CN113805044B

公开(公告)日：2022-03-08

申请号：CN202111354981.6

申请日：2021-11-16

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网有限公司 ,  国网福建省电力有限公司电力科学研究院

Inventor： 刘芳 ,  陈燕宁 ,  赵东艳 ,  付振 ,  余山 ,  王帅鹏 ,  王凯 ,  邓永峰 ,  郁文 ,  刘倩倩 ,  潘成 ,  林文彬

IPC: G01R31/28

Abstract: 本发明实施例提供一种芯片可靠性评估方法、装置及芯片，该方法包括测试芯片的抗ESD能力；添加寄生元件和等效器件至芯片的内部电路，组成新电路，其中，所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感，所述等效器件为芯片封装等效的电阻和/或电感；对所述新电路进行老化测试，以确定所述芯片的老化特性；根据所述芯片的抗ESD能力和所述芯片的老化特性，对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。

公开(公告)号：CN113805044A

公开(公告)日：2021-12-17

申请号：CN202111354981.6

申请日：2021-11-16

Applicant: 北京智芯微电子科技有限公司 ,  北京芯可鉴科技有限公司 ,  国网信息通信产业集团有限公司 ,  国家电网有限公司 ,  国网福建省电力有限公司电力科学研究院

Inventor： 刘芳 ,  陈燕宁 ,  赵东艳 ,  付振 ,  余山 ,  王帅鹏 ,  王凯 ,  邓永峰 ,  郁文 ,  刘倩倩 ,  潘成 ,  林文彬

IPC: G01R31/28

Abstract: 本发明实施例提供一种芯片可靠性评估方法、装置及芯片，该方法包括测试芯片的抗ESD能力；添加寄生元件和等效器件至芯片的内部电路，组成新电路，其中，所述寄生元件为所述芯片在电磁干扰下产生的电容和/或电感，所述等效器件为芯片封装等效的电阻和/或电感；对所述新电路进行老化测试，以确定所述芯片的老化特性；根据所述芯片的抗ESD能力和所述芯片的老化特性，对所述芯片进行可靠性评估。所述芯片可靠性评估方法实现了芯片在不同电磁干扰下的可靠性的评估。

公开(公告)号：CN118263328B

公开(公告)日：2024-09-24

申请号：CN202410669086.0

申请日：2024-05-28

Applicant: 北京智芯微电子科技有限公司

Inventor： 余山 ,  陈燕宁 ,  刘芳 ,  王凯 ,  吴波 ,  邓永峰 ,  郁文 ,  刘倩倩

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体技术领域。晶体管包括：初始衬底、第一阱区、体区、漂移区、源极、漏极、栅极，横向双扩散场效应晶体管还包括：氧化介质区，形成于漂移区内，并被栅极延伸出的多晶硅覆盖，氧化介质区与覆盖在氧化介质区上面的多晶硅共同作为场板；其中，氧化介质区通过浅槽隔离工艺制成；氧化隔离区，氧化隔离区为条状构型，形成于体区与所述漂移区的交界处，自体区与漂移区交界处的中间区域向下延伸至所述第一阱区。通过本发明提供的晶体管，能够避免器件内部发生击穿，提高横向双扩散场效应晶体管的击穿电压，增强晶体管在高电压应用中的可靠性。

公开(公告)号：CN118610265A

公开(公告)日：2024-09-06

申请号：CN202411082426.6

申请日：2024-08-08

Applicant: 北京智芯微电子科技有限公司

Inventor： 余山 ,  陈燕宁 ,  刘芳 ,  赵扬 ,  吴波 ,  王凯 ,  邓永峰 ,  郁文 ,  刘倩倩

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明提供一种横向双扩散场效应晶体管、制作方法、芯片及电路，涉及半导体领域。晶体管包括：衬底，由下至上依次包括：第一衬底层、第一氧化层、重掺杂硅层及突出于重掺杂硅层的第二衬底层和第二氧化层；第二氧化层包括栅氧化层和场板氧化层，场板氧化层厚度大于栅氧化层厚度；重掺杂多晶硅层和第三氧化层形成于未被第二氧化层和第二衬底层覆盖的重掺杂硅层上；重掺杂多晶硅层、第三氧化层、形成于体区及部分漂移区底部的第二氧化层和重掺杂多晶硅层、体区及部分漂移区底部的重掺杂硅层作为第二栅极，剩余的重掺杂硅层和第二氧化层作为第二场板。本发明能够增加载流子流通通道，增大晶体管的工作电流。

公开(公告)号：CN118502201A

公开(公告)日：2024-08-16

申请号：CN202410485289.4

申请日：2024-04-22

Applicant: 北京智芯微电子科技有限公司

Inventor： 连亚军 ,  安铁雷 ,  王凯 ,  吴波 ,  刘芳 ,  陈燕宁 ,  赵东艳 ,  李学森 ,  左阿惠

IPC: G03F7/20 ,  G03F7/16 ,  G06F30/12

Abstract: 本发明涉及半导体工艺技术领域，提供一种光刻胶均匀覆盖晶圆表面的仿真方法，包括：在仿真工具中输入沉积光刻胶和硬掩膜的命令，在晶圆表面形成均匀厚度的第一光刻胶和第一掩膜版；利用仿真工具中的photo命令，在第一掩膜版表面形成具有预设图形窗口的第二光刻胶第二掩膜版；输入刻蚀命令，在第二掩膜版的保护下对第一掩膜版进行刻蚀，在第一掩膜版形成刻蚀窗口；输入刻蚀命令，在第一掩膜版的保护下沿第一掩膜版的刻蚀窗口对第一光刻胶进行刻蚀；输入刻蚀命令，刻蚀掉第一光刻胶表面剩余的第一掩膜版，得到均匀覆盖晶圆表面的光刻胶。本发明解决了仿真工具中photo命令下涂覆光刻胶的高度不能随晶圆表面的高度变化而变化的问题。