公开(公告)号：CN108462620A

公开(公告)日：2018-08-28

申请号：CN201810139172.5

申请日：2018-02-11

Applicant: 北京控制工程研究所

Inventor： 姜宏 ,  杨孟飞 ,  刘波 ,  杨桦 ,  吴军 ,  刘鸿瑾 ,  龚健 ,  张绍林 ,  于广良 ,  叶东东 ,  郭兵 ,  苗志富

IPC: H04L12/40 ,  H04B10/25

Abstract: 一种吉比特级SpaceWire总线系统，所述系统包括：数据收发模块、数据缓冲模块、SpaceWire协议处理模块、数据处理模块。数据收发模块用于将光收发器的16B/20B编码与并行数据进行格式转换；数据缓冲模块用于异步时钟域的同步和数据缓存；SpaceWire协议处理模块用于总线数据的收发、识别控制代码和数据字符、更新协议状态、发送上行数据和地址、接收下行数据和地址；数据处理模块用于为SpaceWire协议处理模块、外部CPU、外部存储器、外部寄存器提供总线接口，并提供AXI和APB片上总线协议的转换。本发明减少了访存次数和时间，提高总线利用率，满足航天器高速数据传输的要求。

公开(公告)号：CN104579314B

公开(公告)日：2018-05-01

申请号：CN201410844496.0

申请日：2014-12-30

Applicant: 北京控制工程研究所

Inventor： 刘鸿瑾 ,  杨孟飞 ,  华更新 ,  杨桦 ,  刘波 ,  龚健 ,  董暘暘 ,  张绍林 ,  王靖 ,  彭飞 ,  赵云富

IPC: H03K19/177

Abstract: 本发明提供一种针对SRAM型FPGA的可靠性优化方法，该方法包括如下步骤：以查找表LUT为单位，建立含有逻辑屏蔽效应的功能等价类；对网表中各查找表的可靠性进行评估；根据可靠性评估的结果，对于电路中输入地址线未完全使用的查找表，进行可靠性优化；对优化后的电路可靠性进行评估，计算优化效果；本发明充分利用FPGA电路中存在的空闲资源，在不带来额外面积开销的前提下有效提高电路可靠性，并且具有计算复杂度低，对电路性能影响小，不依赖于特定FPGA芯片物理结构，应用范围广等特点。

公开(公告)号：CN106445659A

公开(公告)日：2017-02-22

申请号：CN201610814726.8

申请日：2016-09-09

Applicant: 北京控制工程研究所

Inventor： 乔磊 ,  龚健 ,  杨孟飞 ,  杨桦 ,  彭飞 ,  徐建 ,  谭彦亮 ,  吴一帆 ,  刘忠汉

IPC: G06F9/48

CPC classification number: G06F9/4881

Abstract: 一种空间飞行器周期性混成随机任务调度方法，基于优先级抢占、同优先级任务调度策略，在不更改空间飞行器操作系统内核任务调度策略的基础上，实现了周期任务固定时间点启动、周期内任务随机启动以及完全随机任务启动的调度方法。本发明方法在当固定时间点任务不占用CPU时，控制随机任务随时执行，直到任务在固定时间点启动运行，同时支持任务的实时加入和退出，与现有技术相比，能够有效的提高空间飞行器计算机的CPU利用率，使得操作系统不仅能保持原有任务调动策略，还具有良好的复用性、适应性和灵活性，具有很好的适用价值。

公开(公告)号：CN105024687A

公开(公告)日：2015-11-04

申请号：CN201510424158.6

申请日：2015-07-17

Applicant: 北京控制工程研究所

Inventor： 夏冰冰 ,  吴军 ,  刘鸿瑾 ,  孙强 ,  杨桦 ,  吴一帆

IPC: H03K19/0944

Abstract: 本发明涉及一种基于DICE和TMR的抗辐射触发器电路，包括时钟生成模块、数据滤波模块、第一主DICE加固模块、第二主DICE加固模块、第三主DICE加固模块、第一从DICE加固模块、第二从DICE加固模块、第三从DICE加固模块、第一C单元模块、第二C单元模块、第三C单元模块和选举模块。本发明触发器采用TMD和DICE结构混合的电路结构，与现有的触发器技术相比，大幅提升了整体电路的抗辐射性能，增强了抗单粒子翻转和单粒子瞬时脉冲的能力。

公开(公告)号：CN103870353A

公开(公告)日：2014-06-18

申请号：CN201410101450.X

申请日：2014-03-18

Applicant: 北京控制工程研究所

Inventor： 张少林 ,  杨孟飞 ,  刘鸿瑾 ,  肖爱斌 ,  刘波 ,  华更新 ,  吴一帆 ,  杨桦 ,  刘淑芬 ,  姜宏 ,  王若川 ,  吴军 ,  谭彦亮 ,  曹志威

IPC: G06F11/07

Abstract: 一种面向多核的可重构容错系统及方法，采用了基于片上系统的多核处理器重构策略进行设计，提出了一种基于系统降级的多核容错机制，通过多核处理器工作模式的重构来提高系统的可靠性和容错能力，使得其能够适用于深空探测等复杂、恶劣环境下的工程应用。

公开(公告)号：CN103414692A

公开(公告)日：2013-11-27

申请号：CN201310300567.6

申请日：2013-07-15

Applicant: 北京控制工程研究所

Inventor： 徐建 ,  乔磊 ,  龚健 ,  杨桦 ,  杨孟飞

IPC: H04L29/06 ,  H04L12/865

Abstract: 一种基于优先级的高实时航天器数据传输方法，步骤如下：（1）将指定要发送的数据分割成若干个数据包，将数据包按照数据组织的先后顺序连续分配序号；（2）对每个数据包设置其优先级，按照数据包优先级由高到低的顺序发送数据包；（3）接收方收到一个数据包之后，校验该数据包的完整性和正确性，之后向发送方发送一个确认数据包，该确认数据包中包括下一个想要接收数据包的序号；（4）发送方收到确认数据包之后发送下一个数据包，若未在指定时间内收到确认数据包则重新发送此数据包；（5）直到所有数据包均发送到接收方，接收方将接收到数据包按照序号的先后顺序将数据包合并成完整的数据。本发明具有实时性高，可靠性高的特点。