存储器的制备方法、存储器、器件及设备

    公开(公告)号:CN119156001A

    公开(公告)日:2024-12-17

    申请号:CN202411136041.3

    申请日:2024-08-19

    Applicant: 北京大学

    Abstract: 本申请提供一种存储器的制备方法、存储器、器件及设备,方法包括:在衬底上形成依次堆叠的第一半导体结构和第一有源结构,第一半导体结构的掺杂浓度与第二有源结构的掺杂浓度相同;在第一半导体结构上靠近第一有源结构的区域内进行离子注入,以形成位于第一半导体结构和第一有源结构之间的BL结构,第一半导体结构、BL结构和第一有源结构在BL区域自对准;基于第一有源结构,形成第一存储器;对第一存储器进行倒片并去除衬底,以暴露第一半导体结构;在BL区域刻蚀第一半导体结构,形成第二有源结构;基于第二有源结构,形成第二存储器,第一存储器的第一源漏结构和第二存储器的第二源漏结构共用BL结构。本申请可以提高存储器的集成度。

    倒装堆叠晶体管的漏极互连方法、晶体管、器件及设备

    公开(公告)号:CN119153396A

    公开(公告)日:2024-12-17

    申请号:CN202411091895.4

    申请日:2024-08-09

    Applicant: 北京大学

    Abstract: 本申请提供一种倒装堆叠晶体管的漏极互连方法、晶体管、器件及设备。其中,漏极互连方法包括:形成包括自对准的第一晶体管和第二晶体管的倒装堆叠晶体管;在形成第一晶体管的第一栅极结构之后,且在形成第二晶体管之前,基于第一晶体管的第一栅极结构,形成第一绝缘层和第一栅极切断结构,第一绝缘层用于保护第一栅极结构;在形成第二晶体管的第二栅极结构之后,基于第二栅极结构,形成第二绝缘层和第二栅极切断结构,第二绝缘层用于保护第二栅极结构;基于第一栅极切断结构和第二栅极切断结构,形成互连结构;基于第二源漏结构,形成第二晶体管的第二源漏金属,第二源漏金属通过互连结构与第一源漏金属连接。本申请可以实现漏极互连的自对准。

    半导体结构的制备方法、半导体结构、器件及设备

    公开(公告)号:CN119133103A

    公开(公告)日:2024-12-13

    申请号:CN202411109208.7

    申请日:2024-08-13

    Applicant: 北京大学

    Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备,该方法包括:提供一衬底;衬底包括横向扩散区域和核心区域;在横向扩散区域进行离子注入,以形成P型阱区和N型漂移区;刻蚀横向扩散区域和核心区域,以形成鳍状结构;鳍状结构包括沿第一方向堆叠设置的第一鳍状结构和第二鳍状结构;对第一鳍状结构进行第一鳍切处理,以形成第一鳍切沟槽;在第一鳍切沟槽中填充氧化物;基于第一鳍状结构,形成第一晶体管;倒片并去除衬底;对第二鳍状结构进行第二鳍切处理,以形成第二鳍切沟槽;在第二鳍切沟槽中填充氧化物;基于第二鳍状结构,形成第二晶体管。通过本申请,可以实现横向扩散器件与堆叠晶体管之间的工艺兼容。

    半导体结构、半导体结构的制备方法、器件及设备

    公开(公告)号:CN118943140A

    公开(公告)日:2024-11-12

    申请号:CN202410923757.1

    申请日:2024-07-10

    Applicant: 北京大学

    Abstract: 本申请提供一种半导体结构、半导体结构的制备方法、器件及设备。半导体结构,包括:第一正面晶体管和第二正面晶体管;第一背面晶体管和第二背面晶体管;第一介质墙结构;第一正面晶体管和第二正面晶体管对称设置在第一介质墙结构的两侧;第二介质墙结构;第一背面晶体管和第二背面晶体管对称设置在第二介质墙结构的两侧;第一电源轨结构;第一电源轨结构与正面晶体管的源漏结构或背面晶体管的源漏结构连接;第二电源轨结构;第二电源轨结构与背面晶体管的源漏结构或正面晶体管的源漏结构连接;其中,第一电源轨结构和第二电源轨结构堆叠设置在第一介质墙结构和第二介质墙结构之间;第一电源轨结构的正投影和第二电源轨结构的正投影重叠。

    一种集成芯片稳态热仿真方法
    55.
    发明公开

    公开(公告)号:CN118839662A

    公开(公告)日:2024-10-25

    申请号:CN202410852094.9

    申请日:2024-06-28

    Abstract: 本发明公开了一种集成芯片稳态热仿真方法,包括以下步骤:获取输入信息和相关参数,建立模型;对获取得到的输入信息进行粗、细粒度网格划分;在划分后的粗、细网格上依次建立方程并快速求解,进而获得每个细粒度网格的温度;更新热学参数,通过迭代细化,得到非线性和材料异质性的三维集成系统的多尺度温度分布;最后将得到的多尺度温度分布按照输入的模块布局信息整理输出到文件中,并进行可视化展示。本发明提供的一种集成芯片稳态热仿真方法,可以更加准确且高效地处理细粒度和多尺度的结构,并且有利于并行化;可以处理非线性热导率和非线性泄漏功耗,可以达到高精度和高效率。

    半导体结构的制备方法、半导体结构、器件及设备

    公开(公告)号:CN118571840A

    公开(公告)日:2024-08-30

    申请号:CN202410759412.7

    申请日:2024-06-13

    Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备,该方法包括:在衬底上以第一方向依次堆叠设置第一鳍状结构、中间介质层和第二鳍状结构;在第二方向上,刻蚀所述中间介质层位于所述第一晶体管的第一栅极区域中的至少一部分,以暴露所述第一鳍状结构的第一表面的至少一部分;基于暴露后的第一鳍状结构,形成所述第一晶体管;倒片并去除所述衬底;在所述第二方向上,刻蚀所述中间介质层位于所述第二晶体管的第二栅极区域中的至少一部分,以暴露所述第二鳍状结构的第二表面的至少一部分;基于暴露后的第二鳍状结构,形成所述第二晶体管。通过本申请,可以有效提高半导体结构的电学性能。

    堆叠叉板晶体管的制备方法、堆叠叉板晶体管及器件

    公开(公告)号:CN118538670A

    公开(公告)日:2024-08-23

    申请号:CN202410778408.5

    申请日:2024-06-17

    Applicant: 北京大学

    Abstract: 本申请提供一种堆叠叉板晶体管的制备方法、堆叠叉板晶体管及器件,该方法包括:在衬底上形成一对有源结构,一对有源结构之间存在间隔,一对有源结构包括一对第一有源结构和一对第二有源结构;在一对有源结构的间隔中依次形成隔离层和介电结构,隔离层包裹介电结构;基于一对第一有源结构,形成正面晶体管;去除位于一对第一有源结构的间隔中的隔离层,以形成第一凹槽;在正面晶体管的栅极区域内,形成正面晶体管的正面栅极结构,第一凹槽内存在金属材料;倒片并去除衬底,以暴露一对第二有源结构;基于形成正面晶体管的正面栅极结构相同的方法,形成背面晶体管的背面栅极结构。本申请中的正背面晶体管均为四栅器件,能够增强栅控作用。

    半导体结构的制备方法、半导体结构、器件及设备

    公开(公告)号:CN118538669A

    公开(公告)日:2024-08-23

    申请号:CN202410759971.8

    申请日:2024-06-13

    Abstract: 本申请提供一种半导体结构的制备方法、半导体结构、器件及设备,方法包括:提供一衬底;刻蚀衬底,以形成有源结构;在有源结构和衬底上沉积绝缘材料,以形成浅槽隔离结构;基于第一有源结构,形成第一晶体管;倒片并去除衬底;基于第二有源结构,形成第二晶体管;其中,第一晶体管的第一栅极结构在第一晶体管的第一栅极区域中包裹第一有源结构和中间隔离层的第一部分,和/或,第二晶体管的第二栅极结构在第二晶体管的第二栅极区域中包裹第二有源结构和中间隔离层的第二部分;第一部分为中间隔离层中靠近第一有源结构的一部分,第二部分为中间隔离层中靠近第二有源结构的一部分。通过本申请,可以有效改善第一晶体管和第二晶体管之间的耦合问题。

    一种半导体结构的制备方法及半导体结构

    公开(公告)号:CN117133719B

    公开(公告)日:2024-08-23

    申请号:CN202310987830.7

    申请日:2023-08-07

    Applicant: 北京大学

    Abstract: 本申请提供一种半导体结构的制备方法及半导体结构,该方法包括:提供一衬底;在衬底上形成有源结构,有源结构包括第一有源结构和第二有源结构;对有源结构填充氧化物,以形成浅槽隔离;去除浅槽隔离的第一部分,以暴露第一有源结构;基于第一有源结构,形成第一晶体管,第一晶体管的第一栅极结构包裹第一有源结构;在第一晶体管的顶部沉积第一绝缘层,并将第一绝缘层与载片晶圆键合;对第一晶体管进行倒片;去除衬底以及浅槽隔离的第二部分,以暴露第二有源结构;基于第二有源结构,形成第二晶体管,第二晶体管的第二栅极结构包裹第二有源结构。通过本申请,实现了多层堆叠晶体管的自对准,减小工艺深宽比,并简化工艺流程,降低制备难度。

    底部介质隔离的制备方法、半导体结构、器件及电子设备

    公开(公告)号:CN118380320A

    公开(公告)日:2024-07-23

    申请号:CN202410489812.0

    申请日:2024-04-23

    Abstract: 本申请提供一种底部介质隔离的制备方法、半导体结构、器件及电子设备,方法包括:在衬底上形成鳍状结构;在鳍状结构上沉积第一绝缘材料,以形成第一浅沟槽隔离层;刻蚀第一浅沟槽隔离层至牺牲层与衬底的交界处,暴露鳍状结构;在鳍状结构上形成伪栅结构;在伪栅结构和未被伪栅结构包裹的鳍状结构上沉积第一绝缘材料,形成第二浅沟槽隔离层;刻蚀第二浅沟槽隔离层至牺牲层与叠层的交界处,以暴露未被伪栅结构包裹的鳍状结构;刻蚀未被伪栅结构包裹的鳍状结构,并形成源漏结构;刻蚀第二浅沟槽隔离层至牺牲层与衬底的交界处,暴露牺牲层;去除牺牲层,在叠层、源漏结构与衬底之间形成第一间隙;在第一间隙中填充隔离材料,以形成底部介质隔离层。

Patent Agency Ranking