公开(公告)号：CN102449733A

公开(公告)日：2012-05-09

申请号：CN201080023785.4

申请日：2010-09-29

Applicant: 住友电气工业株式会社

Inventor： 西口太郎 ,  佐佐木信 ,  原田真 ,  藤原伸介 ,  并川靖生 ,  增田健良

IPC: H01L21/02 ,  H01L21/28 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02529 ,  H01L21/0475 ,  H01L21/187 ,  H01L29/045 ,  H01L29/1608 ,  H01L29/66068

Abstract: 公开了一种碳化硅衬底制造方法，所述方法提供有以下步骤：准备包括碳化硅的基底衬底(10)和包括单晶碳化硅的SiC衬底(20)；以及在所述基底衬底(10)和所述SiC衬底(20)之间形成作为导体的、包括碳的中间层(80)。由此将所述基底衬底(10)和所述SiC衬底(20)彼此接合。

公开(公告)号：CN102422424A

公开(公告)日：2012-04-18

申请号：CN201080020502.0

申请日：2010-04-27

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子 ,  佐佐木信 ,  西口太郎 ,  并川靖生 ,  藤原伸介

IPC: H01L29/12 ,  H01L21/02 ,  H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  C30B23/00 ,  C30B29/36 ,  C30B33/06 ,  H01L21/02378 ,  H01L21/02529 ,  H01L21/2007 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7395

Abstract: 一种MOSFET(100)，其是半导体器件并使能减少导通电阻同时抑制由于在器件制造工艺中的热处理而导致产生层错，包括：碳化硅衬底(1)；有源层(7)，其由单晶碳化硅制成并且布置在碳化硅衬底(1)的一个主表面上；源极接触电极(92)，其布置在有源层(7)上；以及漏电极(96)，其形成在碳化硅衬底(1)的另一主表面上。碳化硅衬底(1)包括：基底层(10)，其由碳化硅制成；以及SiC层(20)，其由单晶碳化硅制成并且布置在基底层(10)上。此外，基底层(10)具有大于2×1019cm-3的杂质浓度，并且SiC层(20)具有大于5×1018cm-3并且小于2×1019cm-3的杂质浓度。

公开(公告)号：CN101652833B

公开(公告)日：2011-11-23

申请号：CN200880011389.2

申请日：2008-03-10

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: H01L21/20 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/02433 ,  C30B29/36 ,  C30B33/02 ,  H01L21/02378 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/02532 ,  H01L21/02609 ,  H01L21/046 ,  H01L21/0475 ,  H01L21/3247 ,  H01L21/8213 ,  H01L29/0657 ,  H01L29/1037 ,  H01L29/1608 ,  H01L29/66068

Abstract: 公开了一种用于制造半导体器件的方法，其包括下述步骤：形成SiC膜；在SiC膜的表面形成沟槽(20)；通过向SiC膜表面提供Si，对SiC膜进行热处理；以及在通过所述热处理步骤的SiC膜的表面，获得多个宏台阶(1)以构造沟道。当设沟槽(20)一个周期长度作为L和沟槽(20)的高度作为h时，周期的长度L和高度h满足以下关系式：L＝h(cotα+cotβ)(其中，α和β分别是满足关系式0.5°≤α，β≤45°的变量)。该方法能够获得改善性能的半导体器件。

公开(公告)号：CN102224594A

公开(公告)日：2011-10-19

申请号：CN200980146557.3

申请日：2009-02-03

Applicant: 住友电气工业株式会社

Inventor： 原田真 ,  增田健良 ,  和田圭司 ,  津守将斗

IPC: H01L29/78 ,  H01L21/316 ,  H01L21/336 ,  H01L29/12

CPC classification number: H01L29/1608 ,  H01L21/02378 ,  H01L21/02433 ,  H01L21/02447 ,  H01L21/02529 ,  H01L21/3003 ,  H01L21/324 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/36 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/7802 ,  H01L29/94

Abstract: 本发明提供了一种具有诸如沟道迁移率的优良电特性的碳化硅半导体器件及其制造方法。一种半导体器件(1)包括：衬底(2)，衬底(2)由碳化硅制成并且其相对于{0001}的表面取向的偏离角大于或等50°且小于或等于65°；p型层(4)，所述p型层(4)用作半导体层；和氧化物膜(8)，所述氧化物膜(8)用作绝缘膜。p型层(4)形成在衬底(2)上并且由碳化硅制成。氧化物膜(8)被形成为接触p型层(4)的表面。在所述半导体层和所述绝缘膜之间的界面(沟道区和氧化物膜(8)之间的界面)的10nm内的区域中的氮原子浓度的最大值大于或等于1×1021cm-3。

公开(公告)号：CN102150271A

公开(公告)日：2011-08-10

申请号：CN201080002563.4

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/318 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L29/045 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/1608 ,  H01L29/6606 ,  H01L29/66068 ,  H01L29/78 ,  H01L29/94

Abstract: 一种MOSFET 1，包括：碳化硅(SiC)衬底(2)，所述碳化硅(SiC)衬底(2)的主表面相对于{0001}面具有不小于50°且不大于65°的偏离角；半导体层(21)，所述半导体层(21)形成在SiC衬底(2)的主表面上；和绝缘膜(26)，所述绝缘膜(26)形成为与半导体层(21)的表面接触。该MOSFET 1具有不大于0.4V/Decade的亚阈值斜率。

公开(公告)号：CN102150270A

公开(公告)日：2011-08-10

申请号：CN201080002562.X

申请日：2010-03-23

Applicant: 住友电气工业株式会社

Inventor： 和田圭司 ,  原田真 ,  增田健良 ,  穗永美纱子

IPC: H01L29/12 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L29/045 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/78

Abstract: 本发明提供了一种MOSFET 1。所述MOSFET 1包括：碳化硅(SiC)衬底(2)，所述碳化硅衬底(2)的主表面相对于{0001}面具有不小于50°且不大于65°的偏离角；半导体层(21)，所述半导体层(21)形成在所述SiC衬底(2)的所述主表面上；以及绝缘膜(26)，所述绝缘膜(26)形成为与所述半导体层(21)的表面接触。当绝缘膜(26)具有的厚度不小于30nm且不大于46nm时，其阈值电压不大于2.3V。当绝缘膜(26)具有的厚度大于46nm且不大于100nm时，其阈值电压大于2.3V且不大于4.9V。

公开(公告)号：CN101647093A

公开(公告)日：2010-02-10

申请号：CN200880004747.7

申请日：2008-08-21

Applicant: 住友电气工业株式会社

Inventor： 藤川一洋 ,  原田真 ,  并川靖生 ,  增田健良

IPC: H01L21/265 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/7802 ,  H01L21/046 ,  H01L21/67109 ,  H01L29/45 ,  H01L29/66068 ,  Y10T117/1068 ,  Y10T117/1088

Abstract: 本发明提供一种制造半导体装置的方法和因表面粗糙所引起的特性退化受到抑制的半导体装置，所述制造半导体装置的方法通过在热处理步骤中充分抑制晶片的表面粗糙而能够抑制因晶片表面粗糙所引起的特性退化。制造作为半导体装置的MOSFET的方法包括包括准备由碳化硅制成的晶片(3)的步骤和活化退火步骤，所述活化退火步骤通过加热所述晶片(3)来实施活化退火。在所述活化退火步骤中，在含产生自SiC片(61)的碳化硅蒸气的气氛中加热所述晶片(3)，所述SiC片(61)为不同于所述晶片(3)的发生源。

公开(公告)号：CN115812255A

公开(公告)日：2023-03-17

申请号：CN202180047091.2

申请日：2021-03-11

Applicant: 住友电气工业株式会社 ,  国立研究开发法人产业技术综合研究所

Inventor： 增田健良 ,  小杉亮治

IPC: H01L29/78

Abstract: 有源区域包含第一超结层和元件层。第一超结层交替地具有第一区域和第二区域。周边区域包含第二超结层、终端层和绝缘层。第二超结层交替地具有第三区域和第四区域。终端层与第二超结层接触并设置在第二超结层之上，并且交替地具有第五区域和第六区域。第五区域与第三区域对应地设置，并且第六区域与第四区域对应地设置。第六区域的杂质浓度大于第五区域的杂质浓度，并且为第五区域的杂质浓度的68倍以下。

公开(公告)号：CN113748491A

公开(公告)日：2021-12-03

申请号：CN202080031861.X

申请日：2020-05-13

Applicant: 住友电气工业株式会社

Inventor： 增田健良

IPC: H01L21/265 ,  H01L29/78 ,  H01L21/76 ,  H01L29/12 ,  H01L21/336

Abstract: 碳化硅半导体器件具有碳化硅衬底、第一绝缘体、第一电极和第二电极。碳化硅衬底包含第一杂质区、第二杂质区、第三杂质区、第一超结部、第四杂质区、第五杂质区、第六杂质区和第二超结部。第一超结部具有第一区和第二区。第二超结部具有第三区和第四区。在相对于第二主面垂直的方向上，第一沟槽的底面位于第二端面与第二主面之间，并且位于第四端面与第二主面之间。

公开(公告)号：CN104854702B

公开(公告)日：2018-03-20

申请号：CN201380065488.X

申请日：2013-11-27

Applicant: 住友电气工业株式会社

Inventor： 增田健良 ,  和田圭司

IPC: H01L29/06 ,  H01L21/336 ,  H01L29/12 ,  H01L29/78

CPC classification number: H01L29/0623 ,  H01L21/765 ,  H01L29/0634 ,  H01L29/0661 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/7397 ,  H01L29/78 ,  H01L29/7802 ,  H01L29/7811 ,  H01L29/7813 ,  H01L29/872

Abstract: 碳化硅膜(90)具有第一和第二主表面(P1、P2)。第二主表面(P2)具有元件形成表面(PE)以及终端表面(PT)。碳化硅膜(90)具有构成第一主表面(P1)以及与第一主表面(P1)相反的中间表面(PM)的第一范围(RA)，以及提供在中间表面(PM)上并构成元件形成表面(PE)的第二范围(RB)。第一范围(RA)包括：第一击穿保持层(81A)；以及部分提供在终端部(TM)中的中间表面(PM)处的保护环区(73)。第二范围(RB)具有第二击穿保持层(81B)。第二范围(RB)具有在终端部(TM)中仅具有第二击穿保持层(81B)的结构以及仅设置在元件部(CL)和终端部(TM)中的元件部(CL)中的结构。