一种基于动态域分解的存算一体架构模拟器加速方法

    公开(公告)号:CN119781993A

    公开(公告)日:2025-04-08

    申请号:CN202510280385.X

    申请日:2025-03-11

    Abstract: 本发明公开了一种基于动态域分解的存算一体架构模拟器加速方法,该方法基于动态域分解技术,特别适用于离散事件驱动类型的模拟环境。现有的体系结构模拟器会利用现代多核CPU的优势,通过域分解策略将模拟任务分割为多个相对独立的部分,以实现并行处理。然而,在存算一体架构中,由于计算核心数量庞大且各核心之间存在复杂的连接拓扑,传统的域分解方法难以有效应用,这极大地限制模拟效率。本发明提出的方法解决了上述问题,它利用编译器所提供的映射文件,并通过专门设计的算法对模拟模型实施动态域分解。这种方法能够根据模拟架构在执行不同任务时的具体需求,实时调整和优化域的划分,显著提高了存算一体架构模拟器的工作效率和模拟速度。

    阻变存储阵列的控制电路及阻变存储器

    公开(公告)号:CN119741952A

    公开(公告)日:2025-04-01

    申请号:CN202510238942.1

    申请日:2025-03-03

    Abstract: 本申请涉及一种阻变存储阵列的控制电路及阻变存储器,所述控制电路包括选通模块,控制器和读出电路;所述选通模块包括互相连接的逻辑控制电路和多级传输门电路,所述逻辑控制电路基于控制器输出的多个读写控制信号和地址信号,向多级传输门电路发送对应的二级开关信号对,以及控制地址信号对应的目标存储单元与读出电路连接或断开;多级传输门电路基于二级开关信号对和多个读写控制信号,向目标存储单元施加对应的输入电压,所述输入电压从多级传输门电路接收到的多个预设电压中确定;读出电路在与目标存储单元连接的情况下,读取目标存储单元输出的电流值,解决了外围电路占用面积较大的问题。

    一种多值阻变存储器的振荡收敛编程方法及装置

    公开(公告)号:CN118760422B

    公开(公告)日:2024-11-26

    申请号:CN202411246402.X

    申请日:2024-09-06

    Abstract: 本发明提供一种多值阻变存储器的振荡收敛编程方法及装置,该方法通过获取阻变存储器目标值范围并对其进行初始化。获取阻变存储器当前值,若在目标范围内,则成功编程;若阻变存储器当前值与目标范围的差异在阈值内,则减小步进值;若阻变存储器当前值大于目标值,则对阻变存储器施加脉冲信号,使其达到最低值,并将栅极电压的当前值减去栅极电压步进值作为栅极电压;反之,则将栅极电压的当前值加上栅极电压步进值作为栅极电压;对阻变存储器施加栅极电压,进行置位操作,并重复上述过程,直到达到阻变存储器目标值范围或者超过最大编程次数或时间。本发明可快速将阻变存储器收敛到目标值,可用并行编程方式加速,降低编程过程中的功耗。

    基于预定点的多值忆阻器编程方法和装置

    公开(公告)号:CN118522329B

    公开(公告)日:2024-10-22

    申请号:CN202410977446.3

    申请日:2024-07-22

    Abstract: 本发明公开了一种基于预定点的多值忆阻器编程方法和装置,预先设置编程参数,并对忆阻器单元进行初始化;在栅压控制的情况下,对忆阻器单元进行扫描,统计数据并进行拟合,得到拟合曲线;根据拟合曲线,得到测试对象的目标测试值对应的初始栅极控制电压,并初始化编程次数;获取测试对象的测量值,并判断测量值是否在目标范围内;如果测量值在目标范围内,则编程成功,退出编程过程;反之,则对忆阻器单元进行栅压调节,并增加编程次数;判断编程次数是否大于最大编程次数:如果大于最大编程次数,则证明本次编程失败,该忆阻器可能已损坏;反之则重复上述步骤,直到编程成功。本发明可大幅提高器件的编程效率,并且有效提高器件的使用寿命。

    存算一体开发应用中的任务执行方法、装置及存储介质

    公开(公告)号:CN118295788B

    公开(公告)日:2024-08-16

    申请号:CN202410724686.2

    申请日:2024-06-05

    Abstract: 本说明书提供的存算一体开发应用中的任务执行方法、装置及存储介质,首先可以响应于用户的任务请求,获取各目标任务的任务数据,针对每个目标任务,将该目标任务的任务数据输入到预先训练好的目标模型中,以通过目标模型确定出针对该目标任务的任务完成耗时以及针对该目标任务的任务优先级,根据各目标任务的资源占用比、各目标任务的任务完成耗时以及各目标任务的任务优先级,确定出目标任务执行序列,进而可以根据目标任务执行序列,进行任务执行,提高了确定目标任务执行序列的准确率以及效率,进而提升了存算一体开发应用中的任务执行的效率。

    一种基于阻变存储器的模型量化方法、装置以及设备

    公开(公告)号:CN117787358A

    公开(公告)日:2024-03-29

    申请号:CN202410064436.0

    申请日:2024-01-16

    Abstract: 本说明书提供的一种基于阻变存储器的模型量化方法、装置以及设备中,通过根据待量化模型构建压缩模型,确定压缩模型各网络层预设的输入位宽和预设的权重位宽,然后再将训练样本输入所述压缩模型,确定输出结果,根据所述输出结果以及所述训练样本对应标注之间的差异,确定损失;以所述损失最小为优化目标,调整所述压缩模型的各网络层的所述输入位宽以及所述权重位宽,并确定若干组符合优化条件的输入位宽以及权重位宽,根据压缩模型的模型精度确定各网络层对应的输入位宽以及权重位宽。使得量化后的模型在保证模型精度满足要求的前提下,可通过阻变存储器精确表示模型的权重,增大了阻变存储器的资源利用率。

    陶瓷封装结构及其设计方法

    公开(公告)号:CN117038646B

    公开(公告)日:2024-01-26

    申请号:CN202311293178.5

    申请日:2023-10-08

    Inventor: 张灵子 时拓 田杨

    Abstract: 本申请提供一种陶瓷封装结构及其设计方法。该陶瓷封装结构包括:陶瓷基板、芯片、键合丝、封装环框、盖板和金属凸点。其中,陶瓷基板设有键合键;键合键包括信号键合键和接地键合键;芯片容置于陶瓷基板一侧的中心区域,至少部分被键合键包围,芯片的四周间隔分布有接地键合键,芯片靠近键合键的区域设有引脚,引脚包括信号引脚和接地引脚;信号引脚的数量小于或等于信号键合键的数量,接地引脚的数量小于或等于接地键合键的数量;至少部分信号键合键通过键合丝与信号引脚连接,至少部分接地键合键通过键合丝与接地引脚连接。可实现满足芯片封装结构的信号质量以及生产周期的双向需求。

Patent Agency Ranking