一种基于ZYNQ的飞机前端电源分配单元及其工作方法

    公开(公告)号:CN115566672A

    公开(公告)日:2023-01-03

    申请号:CN202211258335.4

    申请日:2022-10-14

    Abstract: 本发明公开了一种基于ZYNQ的飞机前端电源分配单元及其工作方法。所述主控模块分别与接触器开关模块、数据采集模块、本地存储及配电控制中心相连接,所述接触器开关模块包括驱动电路与接触器开关,所述驱动电路分别与主控模块和接触器开关相连接,所述数据采集模块包括A/D采集模块和传感器,所述A/D采集模块分别与传感器和主控模块相连接。用以解决由人工控制的前端电源分配,无法自动分配,不利于飞行员在飞机飞行时对飞机的操控的问题。

    基于MiniVPX构架的ARINC429总线通信组件及装置

    公开(公告)号:CN115550098A

    公开(公告)日:2022-12-30

    申请号:CN202211126307.7

    申请日:2022-09-16

    Abstract: 基于MiniVPX构架的ARINC429总线通信组件及装置,涉及航空总线信号通信技术。针对现有技术中存在的先前设计的ARINC429通信板卡,因为电路芯片集成度低,需要实现通信功能的硬件电路使用元器件多、规模大、复杂程度高以及目前已经推出的ARINC429通信板卡数据处理功能固定的问题,本发明提供的技术方案为:基于MiniVPX构架的ARINC429总线通信组件,组件包括:FPGA模块、ARINC429协议芯片、驱动芯片和供电电路模块;FPGA模块连接ARINC429协议芯片,用于为协议芯片提供参数初始化配置;ARINC429协议芯片连接FPGA模块,用于通过驱动芯片实现数据发送功能,以及用于数据接收;供电电路模块用于为FPGA模块、协议芯片和驱动芯片供电。适合应用于基于MiniVPX构架的ARINC429总线通信板卡的研究领域以及总线通信的应用中。

    一种QPSK信号的自适应载波和符号联合同步方法

    公开(公告)号:CN111935052B

    公开(公告)日:2022-03-08

    申请号:CN202010719752.9

    申请日:2020-07-23

    Abstract: 本发明提出一种QPSK信号的自适应载波和符号联合同步方法,所述方法包括确定输入信号、获得相互正交的两路QPSK基带信号、分别利用鉴相器和Gardner定时误差检测器计算基带信号的载波相位误差信号和定时相位误差信号、计算特征值并将同步过程分为三个阶段:粗同步阶段,过渡阶段和细同步阶段、对现同步阶段进行识别选择相应的环路滤波器、对信号进行矫正输出最终判决信号。本发明所述方法能够有效地同时提高同步环路的同步速度和同步精度两大技术指标,尤其是对具有大偏差的QPSK信号的同步效果提高更加明显。

    一种NVMe SSD读取速度与光纤接口速度自适应匹配方法

    公开(公告)号:CN110209613B

    公开(公告)日:2022-01-25

    申请号:CN201910487222.3

    申请日:2019-06-05

    Abstract: 一种NVMe SSD读取速度与光纤接口速度自适应匹配方法,涉及数据存储技术领域,为解决现有技术中NVMe SSD读取速度控制方法对FPGA内数据缓存资源占用较多的问题,包括以下步骤:首先FPGA接收从NVMe SSD返回的读取数据的数据包,然后将RxReady信号拉低五个时钟周期。本发明借助PCIe硬核上AXI‑Stream数据接收接口的RxReady信号控制NVMe SSD读取数据时数据包的发送速度,使NVMe SSD数据读取速度与光纤数据接口速度相匹配,不需要将一个完整的读命令拆分成若干个子命令,并且为接收和解析数据包的过程留出了足够的时序余量,开发简单。而且本方法能够减少数据读取过程对缓存资源的需求,对于NVMe SSD的逻辑块大小为512Byte和4KByte时,分别节省50%和92%的Block Ram缓存资源使用量,可广泛应用于数据存储技术领域。

    一种基于FPGA的NVMe SSD命令处理方法

    公开(公告)号:CN110109626B

    公开(公告)日:2022-01-25

    申请号:CN201910420004.8

    申请日:2019-05-20

    Abstract: 一种基于FPGA的NVMe SSD命令处理方法,它属于数据存储技术领域。本发明解决了随着NVMe SSD读写操作的命令增大或命令种类增多,流程控制状态机的复杂度增加的问题。本发明对NVMe SSD命令处理流程控制模块进行设计,将多种命令执行流程相结合,使用一个简单的流程控制状态机即可实现所有命令执行流程,便于开发和维护;而且在保证功能完整的同时,优化了流程控制状态机的状态数量及状态转移条件,减少了流程控制状态机中判断步骤的时间开销,提高了开发效率,与传统方法相比,采用本发明方法可以节省FPGA内部43%的触发器资源和65%的查找表资源。本发明可以应用于数据存储技术领域。

    一种基于阶梯型随机序列的调制宽带转换器的混频矩阵生成方法

    公开(公告)号:CN111490793A

    公开(公告)日:2020-08-04

    申请号:CN202010279163.3

    申请日:2020-04-10

    Abstract: 本发明提出一种基于阶梯型随机序列的调制宽带转换器的混频矩阵生成方法。所述方法包括步骤1、对于通道数为m,混频序列长度为M的调制宽带转换器系统,确定每个通道可以生成的序列的非0位置可以选择的范围长度d,步骤2、分配范围,在对应的范围生成±1随机序列,步骤3、将序列其他的元素置为0。所述方法缩短了混频序列长度,并且对于动态频谱中可能出现的SOMP算法预设的重构支撑集大于实际支撑集,有更好的去噪效果。本发明所述方法中的每个通道的混频序列只有一小段元素为随机序列,其余元素取值为0。本发明方法适用于调制宽带转换器的设计和应用领域。

    一种基于FPGA的NVMe设备存储速度提升方法

    公开(公告)号:CN110209358A

    公开(公告)日:2019-09-06

    申请号:CN201910487224.2

    申请日:2019-06-05

    Abstract: 一种基于FPGA的NVMe设备存储速度提升方法,涉及数据存储技术领域,为解决现有技术中由于数据包发送时耗时较长,导致NVMe存储设备存储速度慢的问题,包括步骤一:NVMe SSD向FPGA发送读内存请求;步骤二:NVMe SSD获取FPGA回复的完成报文:步骤二一:流程控制模块向数据发送模块发送传输信号;步骤二二:数据发送模块根据接收到的数据包类型进行数据包封装和发送;步骤二三:数据包通过AXI-Stream总线传输给PCIe硬核,最终数据传输给NVMe SSD;步骤三:NVMe SSD从完成报文中提取待存储数据。本发明采用的半背靠背发送策略与普通发送策略相比可以提升22%的数据传输速度。

    基于双缓存的硬件定时通信数据响应装置及方法

    公开(公告)号:CN103927278B

    公开(公告)日:2016-08-03

    申请号:CN201410155574.6

    申请日:2014-04-17

    Abstract: 基于双缓存的硬件定时通信数据响应装置及方法,涉及通信及测试测量领域。本发明是为了解决传统的雷达通信方法中,当有新命令数据到来时原有数据容易出现原有数据不完整、数据中断和延时的问题。本发明采用两个发送双缓存模块分别存储原命令数据和新命令数据,采用两个接收缓存模块储存原响应数据和新响应数据,通过增加发送状态寄存器来设置读取缓存的优先级,可以优先响应新插入的命令数据,而且在定时监测解析响应数据时也可以根据数据的发送状态寄存器值来判断将原命令数据得到的响应数据和新命令数据下得到的响应数据分开解析处理。本发明适用于其他通信设备间的硬件定时数据响应。

    对XDL级网表描述进行面向应用的测试修改方法及测试方法

    公开(公告)号:CN103365976B

    公开(公告)日:2016-06-15

    申请号:CN201310268650.X

    申请日:2013-06-28

    Inventor: 俞洋 刘旺 陈诚

    Abstract: 使用Perl语言对电路XDL级网表描述进行面向应用的测试修改方法及测试方法,涉及一种对电路XDL级网表描述进行面向应用的测试修改方法及测试方法。它是为了解决现有对电路XDL级网表描述进行面向应用的测试修改的正确性和有效性差的问题。本发明使用Xilinx提供的XDL工具将NCD文件转换为XDL文件,然后使用适用于文本处理的Perl语言修改XDL文件,最后通过XDL工具将修改后的XDL文件转成NCD文件,获得最后的配置文件,完成对电路XDL级网表描述进行面向应用的测试修改。本发明适用于对电路XDL级网表描述进行面向应用的测试修改及测试。

    功耗约束下基于硬核的三维SoC测试调度方法

    公开(公告)号:CN103389456A

    公开(公告)日:2013-11-13

    申请号:CN201310329419.7

    申请日:2013-07-31

    Abstract: 功耗约束下基于硬核的三维SoC测试调度方法,属于三维SoC测试调度技术领域。本发明解决了在三维SoC中同时包含粗粒度、细粒度IP核的情况下,无法对三维SoC的测试时间进行优化的问题。具体过程为:基于硬核的三维SoC包括粗粒度IP核和细粒度IP核,建立三维SoC测试调度的数学模型其中xij表示一个二进制变量,若IP核i和IP核j并行测试,则有xij=1,否则xij=0,tj为IP核j的测试时间,|M|表示一个SoC中的IP核总数,表示并行测试的各IP核测试时间的最大值,yi表示一个二进制变量,设IP核的标号j

Patent Agency Ranking