-
公开(公告)号：CN111669137A
公开(公告)日：2020-09-15
申请号：CN202010345198.2
申请日：2020-04-27
Applicant: 上海交通大学
Abstract: 本发明提供了一种自适应可变增益延时放大器，其包括：双路自适应脉冲收缩电路，用于接收两路脉冲信号，并在两路脉冲信号的延时大于阈值时对两路脉冲信号之间的延时进行收缩，使其延时适配于所述可变增益延时放大电路的输入可变范围；可变增益延时放大电路，基于RS锁存器的亚稳态效应对所述双路自适应脉冲收缩电路输出的双路脉冲信号的延时进行放大。本发明提供的延时放大器的实现和控制方式，具有结构简单、增益可控、稳定性强的优点；采用双路自适应脉冲收缩单元对输入进行预处理的方式，线性区间与动态增益的提升，且增益可控。
-
-
公开(公告)号：CN110518884A
公开(公告)日：2019-11-29
申请号：CN201910769767.3
申请日：2019-08-20
Applicant: 上海交通大学
Abstract: 本发明提供了一种延时放大器，其特征在于，所述延时放大器包括一级或多级放大电路；所述一级或多级放大电路中至少包括一级基于自定时振荡环的延时放大电路；所述延时放大器还包括输入级延时放大电路；若输入延时匹配于放大电路的设定参数，则放大电路本身作为输入级延时放大电路；若输入延时不匹配于放大电路的设定参数，则独立的输入级延时放大电路能够将该不匹配的输入延时转换为匹配于放大电路设定参数的延时信号。本发明提供的延时放大电路的实现和控制方式，可以提高延时放大器的灵活性和稳定性。
-
公开(公告)号：CN109918339A
公开(公告)日：2019-06-21
申请号：CN201910134103.X
申请日：2019-02-22
Applicant: 上海交通大学
IPC: G06F15/80
Abstract: 本发明公开了一种针对粗粒度可重构结构的基于相似性的指令压缩方法，涉及计算机指令优化领域，包括1)利用原有的粗粒度可重构编译技术得到数据流图；2)通过原有的粗粒度可重构资源感知映射方法对所述数据流图进行映射；3)通过映射算法和基本指令集结构，对所述数据流图的映射结果进行指令优化配置；4)根据所述基本指令集结构，制定指令优化规则，针对每一个运算单元的指令进行分割，提取并压缩后存入全局指令存储器中；5)根据所述指令优化规则，设计指令存储控制器；6)通过所述指令存储控制器读取所述全局指令存储器中的指令编码，执行指令。本发明应用领域广泛，在指令传输过程中具有更高的性能和面积及功耗优势。
-
公开(公告)号：CN109783300A
公开(公告)日：2019-05-21
申请号：CN201811560881.7
申请日：2018-12-20
Applicant: 上海交通大学 , 上海航天电子通讯设备研究所
IPC: G06F11/263
Abstract: 本发明提供了一种基于关键度的FPGA软错误多频度刷新方法，包括如下步骤：S1，以未防护电路作为测试电路，对测试电路对应的配置帧进行故障注入实验，得到配置帧关键度分布；S2，根据配置帧关键度分布计算最优刷新比例，调整不同帧的刷新频率；S3，根据最优刷新比例生成刷新地址序列，利用刷新地址序列依次对配置帧进行扫描并检查正确性，得到防护后电路。同时提供了一种刷新器。随机故障注入测试的结果显示，本发明所提供的基基于关键度的FPGA软错误多频度刷新方法及刷新器，相比盲刷新技术，系统出错率平均下降了20％，实现了对电路软错误的有效保护。
-
Patent Agency Ranking
公开(公告)号：CN109271136A
公开(公告)日：2019-01-25
申请号：CN201810891254.5
申请日：2018-08-06
Applicant: 上海交通大学
IPC: G06F7/58
Abstract: 本发明提供了一种基于FPGA的真随机数发生器及发生方法，包括：n级自定时振荡环：产生抖动信号作为熵源，每一级输出的抖动信号分别连接熵提取模块，n为大于等于3的正整数；熵提取模块：由FPGA中的延迟链和触发器单元组成，延迟链分别采集抖动信号，触发器在一个相同时钟的控制下对延迟链中的抖动信号进行采样，再将每个延迟链中同一级的抖动信号进行异或得到数据数列；边缘检测器：检测数据序列中的边缘跳变数据位，输出一位随机数；后处理模块：将随机数进行纠偏，得到随机数序列。本发明不仅可以产生高质量的随机数，而且可以以很高的速率产生随机数。且占用FPGA的资源较少，可以很方便地集成到应用系统中。
-
公开(公告)号：CN109192239A
公开(公告)日：2019-01-11
申请号：CN201810829670.2
申请日：2018-07-25
Applicant: 上海交通大学
IPC: G11C29/56
Abstract: 本发明提供了一种SRAM存储器的片上测试电路和测试方法，建立和保持时间测量电路、访问时间测量电路、功能测试电路分别连接在控制电路与多路选择电路之间，多路选择电路连接SRAM存储器，控制电路控制多路选择电路；建立和保持时间测量电路和访问时间测量电路均包括数字时间转换器，数字时间转换器由可调延时链构成，可调延时链由延时单元构成，通过调整延时单元的数量来设置不同的延时。本发明将控制电路、建立和保持时间测量电路、访问时间测量电路、功能测试电路结合，同时实现测量SRAM的访问时间、建立时间、保持时间和存储功能，大大缩短了测试时间，并且提高了测量的精度。
-
公开(公告)号：CN108389183A
公开(公告)日：2018-08-10
申请号：CN201810070005.X
申请日：2018-01-24
Applicant: 上海交通大学
CPC classification number: G06T7/0012 , G06N3/0454 , G06N3/0481 , G06N3/08 , G06T2207/30064
Abstract: 本发明提供了一种肺部结节检测神经网络加速器及其控制方法，输入数据通过控制模块进入FIFO模块，然后进入卷积模块完成卷积中的乘累加运算，乘累加运算后进入累加模块累加中间值，累加中间值后进入激活函数模块进行激活函数，激活函数后进入降采样模块进行均值池化，均值池化后进入光栅化模块进行光栅化，将输出转化为一维向量返回控制模块；控制模块调用并配置FIFO模块、卷积模块、累加模块、激活函数模块、降采样模块和光栅化模块控制迭代，以及将迭代结果传输至全连接层进行乘累加运算和概率比较。本发明通过控制模块针对该肺部结节检测网络优化了迭代控制逻辑，以节省资源消耗，增加数据吞吐率。
-
公开(公告)号：CN105808367A
公开(公告)日：2016-07-27
申请号：CN201610125319.6
申请日：2016-03-04
Applicant: 上海交通大学 , 北京微电子技术研究所
IPC: G06F11/07
CPC classification number: G06F11/0706
Abstract: 本发明公开了一种现场可编程门阵列软错误容错方法及结构，该方法包括：利用布线算法，找出现场可编程门阵列中源逻辑单元和目标逻辑单元之间的原始路径和备份路径，所述备份路径不同于所述原始路径且与所述原始路径具有相同逻辑配置；当所述原始路径或备份路径出现软错误时，控制所述原始路径或备份路径中出错线路也就是受害线的输出电平值；对所述原始路径和所述备份路径进行逻辑或运算，使目标逻辑单元获得正确的信号值。本发明在现有的布线资源中找出原始路径和备份路径，针对布线资源进行备份恢复，只需要增加占用资源很少的错误控制电路和错误恢复结构，即可实现现场可编程门阵列软错误容错，降低了容错结构中的资源开销，冗余结构少。
-
公开(公告)号：CN105468568A
公开(公告)日：2016-04-06
申请号：CN201510779977.2
申请日：2015-11-13
Applicant: 上海交通大学
CPC classification number: G06F15/7867 , G06F13/1663 , G06F15/7871 , G06F2213/1602
Abstract: 本发明公开了一种粗粒度可重构计算系统，用于执行应用程序的源代码的串行执行部分和并行执行部分，其中的并行执行部分被转换为配置信息。本发明包括通用处理器核、粗粒度可重构阵列、主存储器、共享存储器和配置信息存储器。粗粒度可重构阵列执行该并行执行部分，包括成阵列排布的多个执行单元；各执行单元包括三个多路复用器、运算器和寄存器堆，多路复用器接收输入数据，运算器执行运算并将运算结果输出到阵列之外、输出到下一行的任意一个执行单元中以及输出到寄存器堆。本发明的粗粒度可重构计算系统适用的应用类型广，硬件代价低且能保证良好的性能，节省了配置时间，提升了效率。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.024 seconds)
