-
公开(公告)号：CN115223616A
公开(公告)日：2022-10-21
申请号：CN202111620870.5
申请日：2021-12-28
Applicant: 三星电子株式会社
IPC: G11C11/4076
Abstract: 公开了半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括正交误差校正电路、时钟生成电路和数据输入/输出(I/O)缓冲器。正交误差校正电路通过调节基于数据时钟信号生成的第一时钟信号至第四时钟信号的偏移和占空比误差来执行锁定操作以生成第一校正时钟信号和第二校正时钟信号，并且响应于重新锁定信号执行重新锁定操作以将第二校正时钟信号锁定到第一校正时钟信号。时钟生成电路基于第一校正时钟信号和第二校正时钟信号来生成输出时钟信号和选通信号。数据I/O缓冲器通过基于输出时钟信号对来自存储器单元阵列的数据进行采样来生成数据信号，并且将数据信号和选通信号发送到存储器控制器。
-
公开(公告)号：CN115080475A
公开(公告)日：2022-09-20
申请号：CN202210119251.6
申请日：2022-02-08
Applicant: 三星电子株式会社
Abstract: 提供一种用于编码和解码的装置和方法，以实现具有最小开销的最大转换避免编码。示例性装置通过使用表示数据突发中的一些比特值与符号之间的相关性的子块查找表、基于数据突发的其余比特值选择性地将子块查找表互连的组合查找表、以及指定与接收的码字中的每一个的符号对应的子块查找表的码字解码查找表，来执行编码和/或解码。
-
-
公开(公告)号：CN114388013A
公开(公告)日：2022-04-22
申请号：CN202110911117.5
申请日：2021-08-09
Applicant: 三星电子株式会社
Abstract: 一种存储系统，包括：存储控制器，在第一时间间隔期间基于具有N(N是3或更大的自然数)个不同电压电平之一的数据输入/输出信号向第一通道发送命令、地址或数据，所述存储控制器在第二时间间隔期间基于具有两个不同电压电平之一的数据输入/输出信号向第一通道发送在所述第一时间间隔期间未发送的命令、地址或数据；以及存储器件，在脉冲幅度调制(PAM)‑N模式下对在所述第一时间间隔期间经由所述第一通道接收的数据输入/输出信号进行采样，所述存储器件在非归零(NRZ)模式下对在所述第二时间间隔期间经由所述第一通道接收的数据输入/输出信号进行采样。
-
公开(公告)号：CN114252663A
公开(公告)日：2022-03-29
申请号：CN202111090216.8
申请日：2021-09-16
Applicant: 三星电子株式会社
Abstract: 一种探针设备，包括：第一接收端，被配置为接收具有M个电平的多电平信号，其中M为大于2的自然数；第二接收端，被配置为接收参考信号；接收缓冲器，包括：连接至第一接收端的第一输入端、连接至第二接收端的第二输入端、以及被配置为基于从第一输入端和第二输入端接收的信号来输出多电平信号的输出端；以及，电阻器电路，包括连接至第一接收端和第二接收端的多个电阻器，并且确定第一接收端和第二接收端的端接电阻的大小。
-
Patent Agency Ranking
公开(公告)号：CN114242129A
公开(公告)日：2022-03-25
申请号：CN202111058694.0
申请日：2021-09-08
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 一种存储设备包括：存储单元阵列；以及发送器，其中，发送器包括脉冲幅度调制(PAM)编码器，被配置为根据从存储单元阵列读取的数据来生成基于PAM‑n的第一输入信号，其中n是大于或等于4的整数；前置驱动器，被配置为：基于第一输入信号并基于校准码信号来生成第二输入信号，并使用第一电源电压来输出第二输入信号；以及驱动器，被配置为：响应于第二输入信号，使用低于第一电源电压的第二电源电压，输出PAM‑n DQ信号。
-
公开(公告)号：CN114204938A
公开(公告)日：2022-03-18
申请号：CN202111027549.6
申请日：2021-09-02
Applicant: 三星电子株式会社
IPC: H03L7/24 , H03L7/099 , G11C11/4076
Abstract: 一种注入锁定振荡器(ILO)电路包括：注入电路，所述注入电路接收具有相位差的输入信号，并基于每个输入信号与输出端处的振荡信号之间的电压电平差来提供分别与所述输入信号相对应的注入信号；以及多相信号输出电路，所述多相信号输出电路在从所述输入端接收到所述注入信号时提供多相信号，这些信号之间的相位差被固定为预定相位差。
-
公开(公告)号：CN114121062A
公开(公告)日：2022-03-01
申请号：CN202110632473.3
申请日：2021-06-07
Applicant: 三星电子株式会社
Abstract: 公开了多电平信号接收器、存储器系统和电子设备。所述多电平信号接收器包括数据采样器电路和参考电压生成器电路。数据采样器电路包括将多电平信号与M‑1个参考电压进行比较的M‑1个感测放大器，多电平信号具有彼此不同的M个电压电平中的一个。数据采样器电路生成包括N个位的数据信号，M是大于2的整数，并且N是大于1的整数。参考电压生成器电路为生成所述M‑1个参考电压。所述M‑1个感测放大器中的至少两个感测放大器具有不同的感测特性。
-
公开(公告)号：CN109753456A
公开(公告)日：2019-05-14
申请号：CN201810933069.8
申请日：2018-08-16
Applicant: 三星电子株式会社
Abstract: 一种存储器器件包括：第一存储器芯片，其包括第一裸芯上终止电路ODT，该第一裸芯上终止电路包括第一ODT电阻器；第二存储器芯片，其包括第二裸芯上终止电路ODT，该第二裸芯上终止电路包括第二ODT电阻器；至少一个接收至少一个芯片使能信号的芯片使能信号引脚，其中该至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；以及被共同连接到第一存储器芯片和第二存储器芯片的ODT引脚，其接收ODT信号，其中该ODT信号定义了针对第一ODT电路和第二ODT电路中的至少一个的使能时段，并且响应于该ODT信号和该至少一个芯使能信号，使能第一ODT电阻器和第二ODT电阻器中的一个以终止由第一存储器芯片和第二存储器芯片中的至少一个接收的信号。
-
公开(公告)号：CN108877853A
公开(公告)日：2018-11-23
申请号：CN201810466576.5
申请日：2018-05-16
Applicant: 三星电子株式会社
IPC: G11C7/10
CPC classification number: G11C29/025 , G11C5/063 , G11C7/1048 , G11C29/028
Abstract: 非易失性存储器(NVM)器件包括数据引脚、控制引脚、片内终结(ODT)引脚以及共同连接到所述数据引脚和所述控制引脚的多个NVM存储器芯片。所述NVM芯片中的第一NVM芯片包括ODT电路。所述第一NVM芯片基于通过所述控制引脚接收的控制信号和通过所述ODT引脚接收的ODT信号来确定ODT写入模式和ODT读取模式中的一个，在所述ODT写入模式期间使用ODT电路在数据引脚上执行ODT，并在所述ODT读取模式期间使用ODT电路在控制引脚上执行ODT。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.045 seconds)
