-
公开(公告)号：CN109872761B
公开(公告)日：2024-01-23
申请号：CN201811180742.1
申请日：2018-10-09
Applicant: 三星电子株式会社
Abstract: 非易失性存储器件包括多个字线和电压发生器。一些字线对应于劣化区域。电压发生器被配置为产生通过字线提供给多个存储单元的编程电压。由非易失性存储器件实现的控制逻辑被配置为控制字线上的编程操作和擦除操作。劣化区域包括第一组字线和第二组字线。控制逻辑被配置为控制编程序列，使得在编程相邻的第一组字线之后编程第二组字线的每个，并控制分布使得对应于第一组字线的每个的擦除状态的阈值电压电平高于对应于第二组字线的每个的擦除状态的阈值电压电平。
-
公开(公告)号：CN111667859B
公开(公告)日：2021-05-25
申请号：CN202010483944.4
申请日：2017-07-28
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件包括存储单元阵列、电压产生器、页缓冲器电路、行解码器和控制电路。存储单元阵列包括对应于不同位线的多个垫。电压产生器产生施加到存储单元阵列的字线电压。页缓冲器电路通过位线耦接到存储单元阵列。行解码器通过字线耦接到存储单元阵列，并且行解码器将字线电压传送到存储单元阵列。控制电路基于命令和地址来控制电压产生器、行解码器和页缓冲器电路。控制电路根据多个垫中同时操作的垫的数量，选择不同电压之中的电压以施加到字线中的至少一个或位线中的至少一个。
-
公开(公告)号：CN111667860B
公开(公告)日：2021-05-04
申请号：CN202010484342.0
申请日：2017-07-28
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件包括存储单元阵列、电压产生器、页缓冲器电路、行解码器和控制电路。存储单元阵列包括对应于不同位线的多个垫。电压产生器产生施加到存储单元阵列的字线电压。页缓冲器电路通过位线耦接到存储单元阵列。行解码器通过字线耦接到存储单元阵列，并且行解码器将字线电压传送到存储单元阵列。控制电路基于命令和地址来控制电压产生器、行解码器和页缓冲器电路。控制电路根据多个垫中同时操作的垫的数量，选择不同电压之中的电压以施加到字线中的至少一个或位线中的至少一个。
-
公开(公告)号：CN111667858B
公开(公告)日：2021-05-04
申请号：CN202010483932.1
申请日：2017-07-28
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件包括存储单元阵列、电压产生器、页缓冲器电路、行解码器和控制电路。存储单元阵列包括对应于不同位线的多个垫。电压产生器产生施加到存储单元阵列的字线电压。页缓冲器电路通过位线耦接到存储单元阵列。行解码器通过字线耦接到存储单元阵列，并且行解码器将字线电压传送到存储单元阵列。控制电路基于命令和地址来控制电压产生器、行解码器和页缓冲器电路。控制电路根据多个垫中同时操作的垫的数量，选择不同电压之中的电压以施加到字线中的至少一个或位线中的至少一个。
-
公开(公告)号：CN107093448B
公开(公告)日：2020-09-29
申请号：CN201710193397.4
申请日：2013-05-06
Applicant: 三星电子株式会社
Abstract: 一种用于操作存储系统的方法，所述存储系统包括随机访问存储器RAM和三维非易失性存储器，所述三维非易失性存储器包括页缓冲器和布置在第一行中并被配置为将第一页数据和第二页数据存储为多比特数据的多级存储单元，所述方法包括：擦除第一行的多级存储单元；从外部设备接收第一页数据和第二页数据；将第一页数据存储到RAM；将第二页数据存储到RAM；将第一页数据加载到页缓冲器；将第二页数据加载到页缓冲器；以及通过将存储在页缓冲器中的第一页数据和存储在页缓冲器中的第二页数据同时编程到所述第一行的经擦除的多级存储单元，来执行对多比特数据的一次性编程过程。
-
Patent Agency Ranking
公开(公告)号：CN111312314A
公开(公告)日：2020-06-19
申请号：CN201910874967.5
申请日：2019-09-17
Applicant: 三星电子株式会社
Inventor： 郭东勋
Abstract: 一种操作非易失性存储器设备的方法包括在包括第一部分、第二部分和第三部分的第一感测时间期间在非易失性存储器设备上执行第一感测操作。执行第一感测操作包括：在第一部分中，将根据第一目标电压电平可变的第一电压电平施加到选定字线；在第二部分中，将与第一电压电平不同的第二电压电平施加到选定字线；以及，在第三部分中，将与第二电压电平不同的第一目标电压电平施加到选定字线。随着第一目标电压电平变大，第一电压电平变大。
-
公开(公告)号：CN107093448A
公开(公告)日：2017-08-25
申请号：CN201710193397.4
申请日：2013-05-06
Applicant: 三星电子株式会社
Abstract: 一种用于操作存储系统的方法，所述存储系统包括随机访问存储器RAM和三维非易失性存储器，所述三维非易失性存储器包括页缓冲器和布置在第一行中并被配置为将第一页数据和第二页数据存储为多比特数据的多级存储单元，所述方法包括：擦除第一行的多级存储单元；从外部设备接收第一页数据和第二页数据；将第一页数据存储到RAM；将第二页数据存储到RAM；将第一页数据加载到页缓冲器；将第二页数据加载到页缓冲器；以及通过将存储在页缓冲器中的第一页数据和存储在页缓冲器中的第二页数据同时编程到所述第一行的经擦除的多级存储单元，来执行对多比特数据的一次性编程过程。
-
公开(公告)号：CN102543192B
公开(公告)日：2017-03-01
申请号：CN201110453269.1
申请日：2011-12-30
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C11/5628 , G11C16/10 , G11C16/12 , G11C16/3418 , G11C16/3459
Abstract: 在根据示例实施例的、对包括多个存储多比特数据的多电平单元的非易失性存储器件的编程方法中，执行最低有效位(LSB)编程操作，以对多个多电平单元中的多比特数据的LSB进行编程。执行最高有效位(MSB)编程操作，以对多个多电平单元中的多比特数据的MSB进行编程。为了执行MSB编程操作，对多个多电平单元当中待被编程到多个目标编程状态当中的最高目标编程状态的第一多电平单元执行MSB预编程操作，并且执行MSB主编程操作，以将多个多电平单元编程到与多比特数据相对应的多个目标编程状态。
-
公开(公告)号：CN103996415A
公开(公告)日：2014-08-20
申请号：CN201410025173.9
申请日：2014-01-20
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器件，包括：单元阵列，包括沿垂直方向在衬底上延伸的多个单元串；页缓冲器，连接到多个位线并且被配置成在感测操作中存储单元阵列的感测数据；电压生成器，被配置成向多个字线和所述多条位线提供电压；以及输入/输出缓冲器，被配置成临时存储在来自页缓冲器的数据转储中接收到的感测数据并且向外部设备输出临时存储的数据。所述非易失性存储器件还包括控制逻辑，被配置成在感测转储到输入/输出缓冲器的数据之后并且在完成从感测操作的偏置电压恢复单元阵列之前将非易失性存储器件的状态设置为就绪状态。
-
公开(公告)号：CN103971739A
公开(公告)日：2014-08-06
申请号：CN201410045093.X
申请日：2014-02-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C11/5628 , G11C16/22
Abstract: 一种存储系统及其编程方法。存储系统包括：非易失性存储设备；以及存储控制器，被配置为控制所述非易失性存储设备，使得通过第一编程模式和第二编程模式中的一个对与所述非易失性存储设备的所选择的行相连接的存储单元进行编程。在所述第一编程模式，将数目与最大页数目相对应的多个逻辑页存储在所述存储单元；以及在所述第二编程模式，使用与在所述第一编程模式中使用的不同的偏置条件将数目小于所述最大页数目的一个或多个逻辑页存储在所述存储单元。
-
-
-
-
-
-
-
-
-
Search Results
62
records
(took 0.033 seconds)
