公开(公告)号：CN109872761B

公开(公告)日：2024-01-23

申请号：CN201811180742.1

申请日：2018-10-09

Applicant: 三星电子株式会社

Inventor： 金承范 ,  李悳雨 ,  郭东勋

IPC: G11C16/34 ,  G11C16/10 ,  G11C16/14

Abstract: 非易失性存储器件包括多个字线和电压发生器。一些字线对应于劣化区域。电压发生器被配置为产生通过字线提供给多个存储单元的编程电压。由非易失性存储器件实现的控制逻辑被配置为控制字线上的编程操作和擦除操作。劣化区域包括第一组字线和第二组字线。控制逻辑被配置为控制编程序列，使得在编程相邻的第一组字线之后编程第二组字线的每个，并控制分布使得对应于第一组字线的每个的擦除状态的阈值电压电平高于对应于第二组字线的每个的擦除状态的阈值电压电平。

公开(公告)号：CN109872761A

公开(公告)日：2019-06-11

申请号：CN201811180742.1

申请日：2018-10-09

Applicant: 三星电子株式会社

Inventor： 金承范 ,  李悳雨 ,  郭东勋

IPC: G11C16/34 ,  G11C16/10 ,  G11C16/14

Abstract: 非易失性存储器件包括多个字线和电压发生器。一些字线对应于劣化区域。电压发生器被配置为产生通过字线提供给多个存储单元的编程电压。由非易失性存储器件实现的控制逻辑被配置为控制字线上的编程操作和擦除操作。劣化区域包括第一组字线和第二组字线。控制逻辑被配置为控制编程序列，使得在编程相邻的第一组字线之后编程第二组字线的每个，并控制分布使得对应于第一组字线的每个的擦除状态的阈值电压电平高于对应于第二组字线的每个的擦除状态的阈值电压电平。