制造半导体器件的方法
    51.
    发明授权

    公开(公告)号:CN111009490B

    公开(公告)日:2024-03-29

    申请号:CN201910383561.7

    申请日:2019-05-09

    Abstract: 本发明提供一种制造半导体器件的方法,该方法包括:在基板上形成三维(3D)结构;形成吸附控制层以覆盖3D结构的上部分;以及在吸附控制层上和在3D结构的没有被吸附控制层覆盖的下部分上形成材料层,其中在吸附控制层上的材料层的最小厚度小于在3D结构的下部分上的材料层的最大厚度。

    集成电路器件
    52.
    发明公开
    集成电路器件 审中-公开

    公开(公告)号:CN117641901A

    公开(公告)日:2024-03-01

    申请号:CN202311075869.8

    申请日:2023-08-24

    Abstract: 集成电路器件可包括在基底上的晶体管和电连接到所述晶体管的电容器结构体。所述电容器结构体可包括第一电极、在所述第一电极上的电介质层结构体和在所述电介质层结构体上的第二电极。所述电介质层结构体可包括交替堆叠的多个第一电介质层和多个第二电介质层。所述多个第一电介质层各自可包括反铁电材料,并且所述多个第二电介质层各自包括其中0

    层沉积方法和层沉积装置
    53.
    发明公开

    公开(公告)号:CN117418214A

    公开(公告)日:2024-01-19

    申请号:CN202310713708.0

    申请日:2023-06-15

    Abstract: 在沉积层的方法中,将衬底装载到腔室内的衬底台上。将前体气体和反应气体交替地供应到腔室中以形成至少一层原子层。通过对至少一层原子层的表面施加压力以将位于具有相对高曲率的表面上的分子扩散到相对较低曲率的位置,来平滑至少一层原子层的表面。可以继续将前体气体和反应气体交替地供应到腔室中,以在平滑后的原子层上形成另外的原子层。

    半导体器件
    55.
    发明公开
    半导体器件 审中-公开

    公开(公告)号:CN117316934A

    公开(公告)日:2023-12-29

    申请号:CN202310531121.8

    申请日:2023-05-11

    Abstract: 一种半导体器件,包括:衬底;衬底上方的下电极,下电极在竖直方向上延伸;支撑物,围绕下电极的侧壁并支撑下电极;下电极和支撑物上的介电层;以及介电层上的上电极,其中,下电极包括基底电极层和插入层,基底电极层包含卤族元素,并且插入层包含碳,并且插入层插入到下电极的一部分中,下电极的所述一部分与支撑物和介电层相邻。

    半导体器件
    56.
    发明公开
    半导体器件 审中-实审

    公开(公告)号:CN117135916A

    公开(公告)日:2023-11-28

    申请号:CN202310577798.5

    申请日:2023-05-22

    Abstract: 提供了一种半导体器件。所述半导体器件包括:衬底;多个下电极,所述多个下电极设置在所述衬底上;至少一个支撑层,所述至少一个支撑层与所述多个下电极接触并且在与所述衬底的上表面平行的方向上延伸;上电极,所述上电极设置在所述多个下电极和所述至少一个支撑层上;电介质层,所述电介质层位于所述多个下电极与所述上电极之间以及位于所述至少一个支撑层与所述上电极之间;以及阻挡层,所述阻挡层设置在所述至少一个支撑层与所述电介质层之间,并且包括带隙能大于所述至少一个支撑层的材料的带隙能的材料。所述电介质层与所述多个下电极接触并且通过所述阻挡层与所述至少一个支撑层间隔开。

    半导体装置
    57.
    发明公开
    半导体装置 审中-实审

    公开(公告)号:CN116583104A

    公开(公告)日:2023-08-11

    申请号:CN202310045236.6

    申请日:2023-01-30

    Abstract: 一种半导体装置包括:衬底;接触插塞,其位于衬底上;下电极,其电连接到接触插塞,并且包括顺序地堆叠的第一电极层、第一缓冲层和第二电极层;第一支撑层,其与下电极的上表面接触并且被设置为与下电极的至少一部分重叠,第一支撑层在平行于衬底的上表面的方向上延伸;电介质层,其设置在下电极和第一支撑层上;以及上电极,其设置在电介质层上。下电极包括:第一区域,其与第一支撑层重叠并且具有第一高度;以及第二区域,其不与第一支撑层重叠,并且具有低于第一高度的第二高度。

    具有拥有不同功函数层的晶体管的半导体器件

    公开(公告)号:CN109830479B

    公开(公告)日:2022-04-19

    申请号:CN201811405041.3

    申请日:2018-11-23

    Abstract: 一种半导体器件可以包括具有第一区域和第二区域的衬底。第一晶体管可以在第一区域中并包括第一栅极线,第一栅极线包括第一下部含金属层和在第一下部含金属层上的第一上部含金属层。第二晶体管可以在第二区域中并包括第二栅极线,第二栅极线具有与第一栅极线的宽度相等的宽度,并且包括第二下部含金属层和在第二下部含金属层上的第二上部含金属层。第一上部含金属层的最上端和第二下部含金属层的最上端的每个可以在比第一下部含金属层的最上端高的水平处。

    选择性使用内部和外部存储器处理HARQ数据的装置和方法

    公开(公告)号:CN109756308B

    公开(公告)日:2022-01-11

    申请号:CN201910031152.0

    申请日:2014-10-22

    Abstract: 公开了一种选择性使用内部和外部存储器处理HARQ数据的装置和方法。提供了一种当处理混合自动重传请求(HARQ)数据时选择性地使用内部存储器和外部存储器的装置和方法。所述装置包括:组合器,被配置为接收第一HARQ突发;内部存储器,位于所述装置内;存储器选择器,被配置为将第一HARQ突发的大小与预定阈值进行比较,根据比较结果选择所述内部存储器和位于所述装置外部的外部存储器中的一个,并将第一HARQ突发存储在选择的存储器中。所述内部存储器的大小和所述预定阈值中的至少一个基于已被预定的第一服务类型的特点来确定。

    制造半导体器件的方法
    60.
    发明公开

    公开(公告)号:CN113437020A

    公开(公告)日:2021-09-24

    申请号:CN202110577222.X

    申请日:2019-05-09

    Abstract: 本发明提供一种制造半导体器件的方法,该方法包括:在基板上形成三维(3D)结构;形成吸附控制层以覆盖3D结构的上部分;以及在吸附控制层上和在3D结构的没有被吸附控制层覆盖的下部分上形成材料层,其中在吸附控制层上的材料层的最小厚度小于在3D结构的下部分上的材料层的最大厚度。

Patent Agency Ranking