-
公开(公告)号：CN101048745A
公开(公告)日：2007-10-03
申请号：CN200580036441.6
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
Inventor： T·科特克
IPC: G06F11/16
CPC classification number: G06F9/3802 , G06F9/30181 , G06F9/30189 , G06F9/3824 , G06F9/3851 , G06F11/1641 , G06F2201/845
Abstract: 一种用于在具有至少两个计算单元的系统中进行时钟转换的单元和方法，其中包含转换装置，通过该转换装置在系统的至少两个工作模式之间进行转换，其中，在至少一个计算单元中，在转换工作模式时能激活或者能去激活时钟转换。
-
公开(公告)号：CN101048744A
公开(公告)日：2007-10-03
申请号：CN200580036421.9
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
CPC classification number: G06F9/30181 , G06F9/30189 , G06F9/3851 , G06F9/3885 , G06F11/1641 , G06F11/1654 , G06F11/1695 , G06F21/74 , G06F2201/845 , G06F2221/2105
Abstract: 一种用于在具有多个组件的计算机系统中产生信号的方法和设备，其中，设置至少两个执行单元作为两个组件并且作为其它组件设置转换装置，其中在计算机系统中，在至少两个工作模式之间进行转换，并且第一工作模式与比较模式相对应，而第二工作模式与性能模式相对应，其特征在于，在计算机系统的组件中产生表明刚刚所处的工作模式的模式信号和/或模式信号的变化，以及在组件之外至少提供模式信号的变化和/或该模式信号本身。
-
公开(公告)号：CN101048743A
公开(公告)日：2007-10-03
申请号：CN200580036412.X
申请日：2005-10-25
Applicant: 罗伯特·博世有限公司
CPC classification number: G06F9/30181 , G06F9/30189 , G06F9/3851 , G06F9/3885 , G06F9/4812 , G06F11/1641 , G06F11/1695 , G06F2201/845
Abstract: 用于在具有至少两个执行单元的计算机系统中进行转换的方法和设备，其中在至少两种运行模式之间进行转换，并且第一运行模式对应于比较模式，而第二运行模式对应于性能模式，其中为执行单元设置至少一组所定义的位组合，其特征在于，通过在所述至少一组中没有被定义的至少一个位组合来触发所述转换。
-
公开(公告)号：CN1729456A
公开(公告)日：2006-02-01
申请号：CN200380106657.6
申请日：2003-11-13
Applicant: 英特尔公司
IPC: G06F11/16
CPC classification number: G06F11/1641 , G06F11/1654 , G06F2201/845
Abstract: 一种处理器包括：在冗余(FRC)模式下工作的第一和第二执行核心；FRC检验单元，用于比较来自第一和第二执行核心的结果；和错误检验单元，用于检测第一和第二核心中的可恢复错误。所述错误检测器响应于可恢复错误的检测来使FRC检验器无效。处理器的多模式的实施例除FRC模式之外还实现了多核心模式。仲裁单元在多核心模式下调节对第一和第二执行核心所共享的资源的存取。在多模式的实施例中，所述FRC检验器位于邻近仲裁单元的地方。
-
公开(公告)号：CN107526658A
公开(公告)日：2017-12-29
申请号：CN201710473857.9
申请日：2017-06-21
Applicant: 泰勒斯公司
Inventor： S·特勒绍
IPC: G06F11/16
CPC classification number: H04L1/1607 , G06F11/1687 , G06F11/182 , G06F11/3006 , G06F11/3027 , H04L7/048 , H04L12/407 , H04L2012/4028 , G06F11/1641 , G06F11/1679 , G06F11/184 , G06F2201/845
Abstract: 本申请涉及在包括多个电子计算机的航空电子系统中保证公共信号接收的方法。其总体领域为在航空电子系统中保证数字信号的接收并且对数字信号进行处理的方法，航空电子系统包括多个计算机，每个计算机包括处理电子装置和软件层，其在接收事件后执行以下步骤：在第一时刻，发送接收事件的第一信号ACK至其它计算机的每一个；在称为“超时ACK”的第二时刻，如果电子计算机未接收到从其它计算机的一个发出的第一信号的一个，则发送第二故障信号至其它计算机的每一个；在称为“超时保证”的第三时刻，如果计算机已经接收到第二故障信号，则计算机不考虑事件，如果计算机未接收到故障信号，则由计算机的数据处理电子装置来考虑事件。
-
Patent Agency Ranking
公开(公告)号：CN104850788A
公开(公告)日：2015-08-19
申请号：CN201510085235.X
申请日：2015-02-16
Applicant: 瑞萨电子株式会社
Inventor： 木村建二
CPC classification number: G06F13/364 , G06F11/0757 , G06F11/0766 , G06F11/0796 , G06F11/14 , G06F11/1641 , G06F11/1683 , G06F11/181 , G06F11/184 , G06F2201/845
Abstract: 本发明的各实施方式总体上涉及多处理器系统。具体地，本发明在没有紧密耦合处理器单元的情况下实现了多处理器系统的功能安全。在使得多个处理器单元执行相同的数据处理并且实现处理器单元的功能安全时，采用总线接口单元，该总线接口单元在从处理器单元发出的访问请求的非一致性已经被确定时执行对执行安全措施处理的控制，并且在这些访问请求彼此一致时执行对响应于访问请求而开始访问处理的控制。
-
公开(公告)号：CN104798046A
公开(公告)日：2015-07-22
申请号：CN201280076192.3
申请日：2012-10-01
Applicant: ABB技术有限公司
IPC: G06F11/07
CPC classification number: G06F11/079 , G06F9/45558 , G06F11/0721 , G06F11/0724 , G06F11/073 , G06F11/0751 , G06F11/18 , G06F2009/45583 , G06F2009/45591 , G06F2201/845
Abstract: 本发明涉及一种用于安全关键系统的对称多核处理器布置，包括：对称多处理器(14；30)，具有至少两个核心(6-9；39-46)和至少两个核心所共享的存储器(11；48)；以及管理器(13；47)，连接到对称多处理器，并且配置成组织检查安全关键系统的至少诊断应用(12；37，38)对至少两个核心的访问；其中，在使用期间，诊断应用配置成从/向存储器进行读取/写入，并且管理器配置成仅从存储器读取。
-
公开(公告)号：CN102662608A
公开(公告)日：2012-09-12
申请号：CN201210095907.1
申请日：2012-03-30
Applicant: 华为技术有限公司
Inventor： 李延松
IPC: G06F3/06
CPC classification number: G06F11/1088 , G06F11/0766 , G06F11/108 , G06F11/1092 , G06F11/167 , G06F2201/845 , G06F2212/262 , G06F2212/7208
Abstract: 一种降低读延时的方法及装置，相应的方法包括：当读命令对应的一个或多个flash芯片处于忙状态时，将处于忙状态的一个或多个flash上读取到的数据置为错误的数据；根据所述错误的数据以及从其它flash芯片上读取的数据获得重建后的正确数据，并将所述正确数据上报。本发明通过从flash芯片上读取到的数据置为错误的数据，并根据错误的数据以及从其它flash芯片上读取的数据获得重建后的正确数据，使flash芯片处于忙状态时能够避免读操作被擦除和写操作阻塞，从而有效减少延时，提高了存储系统的性能。
-
公开(公告)号：CN102360311A
公开(公告)日：2012-02-22
申请号：CN201110120268.5
申请日：2011-05-09
Applicant: 瑞萨电子株式会社
IPC: G06F9/48
CPC classification number: G06F13/24 , G06F11/1641 , G06F2201/845
Abstract: 本发明提供一种计算机系统，具有至少2个CPUA(2)、CPUB(6)、进行对CPUA(2)、CPUB(6)的中断的可编程的中断控制器(11)和比较CPUA(2)、CPUB(6)的输出的比较器(14)，其中，该计算机系统能够切换性能模式和安全模式来进行工作，上述性能模式是CPU分别执行不同的处理而提高性能的模式，上述安全模式是通过CPU执行相同处理并用比较器对照结果来检测故障的模式，能够按中断主要原因来设定1个或多个要中断的CPU，能够按中断主要原因来设定是以性能模式执行还是以安全模式执行的模式。在能切换性能模式和安全模式的双核微机中，在从性能模式向安全模式切换时能缩短CPU的待机时间。
-
公开(公告)号：CN102227715A
公开(公告)日：2011-10-26
申请号：CN200980147200.7
申请日：2009-11-25
Applicant: 迪尔航空航天有限公司
IPC: G06F11/16
CPC classification number: G06F11/1633 , G06F11/165 , G06F2201/845
Abstract: 本发明涉及集成的模块化航空电子设备的多通道控制模块，包括至少两个通道，每个通道处至少一个和控制计算机通信的第一接口、处理器、至少一个和外围设备通信的第二接口及装有操作系统的第一存储器互相连接用于数据交换，设置选择性存储至少一个和外围设备通信的应用程序的第二存储器，设置将应用程序可选地设为第一或第二运行模式的选择装置，第一运行模式为冗余双工运行模式，在该模式下两个通道都被用来运行应用程序且在该情况下，两个通道通过数据交换和错误监控装置被互相连接，而第二运行模式为非冗余单工运行模式，在该模式下两个通道中只有一个被用于运行应用程序且在该情况下，数据交换和错误监控装置被关闭。
-
-
-
-
-
-
-
-
-
Search Results
80
records
(took 0.016 seconds)
