公开(公告)号：CN113707708B

公开(公告)日：2023-03-14

申请号：CN202110843929.0

申请日：2021-07-26

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  杨珞云 ,  杨银堂

IPC: H01L29/06 ,  H01L29/778 ,  H01L21/335

Abstract: 本发明公开了一种结型积累层增强型AlGaN/GaN高电子迁移率晶体管,该晶体管在AlGaN层和GaN层表面生长积累介质层，相应分别与欧姆源极、欧姆漏极相接；在栅源区域积累介质层上生长外延层，外延层的左端和右端通过离子注入形成P+区和N+区；并通过欧姆接触在外延层左端N+区上方形成外延栅极，右端P+区上方形成外延漏极；欧姆漏极与外延漏极通过导线连接，作为器件的漏极；肖特基栅极与外延栅极通过导线连接，作为器件的栅极；当栅极加正电压时，积累介质层在GaN层中产生大量电子与二维电子气连接，形成导通沟道，实现了器件增强型；器件反向偏置时，通过AlGaN外延层可优化内部电场，使电场分布更均匀，可大幅度提高器件的击穿电压。

公开(公告)号：CN110429138B

公开(公告)日：2023-03-14

申请号：CN201910754067.7

申请日：2019-08-15

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  杨鑫 ,  王夏萌 ,  张一攀 ,  杨银堂

IPC: H01L29/78 ,  H01L29/267 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提出了一种具有部分氮化镓/硅半导体材料异质结的U‑MOSFET及其制作方法。该U‑MOSFET器件主要特点是将氮化镓材料与硅材料相结合形成异质结，以氮化镓衬底和N型氮化镓外延层整体的凸字型结构表面为基础形成N型硅外延层，N型硅外延层的中间区域刻蚀形成凹槽，凹槽的宽度小于N型氮化镓外延层的宽度，凹槽底部深入N型氮化镓外延层上部中间区域，凹槽深度大于P型基区与N型硅外延层之间PN结的深度；利用氮化镓半导体材料的高临界击穿电场特性，通过击穿点转移将器件槽栅拐角处栅氧的强电场引入氮化镓材料中，抬高了器件的纵向电场峰，有效改善了器件性能。

公开(公告)号：CN114613859A

公开(公告)日：2022-06-10

申请号：CN202210344522.8

申请日：2022-03-31

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  唐春萍 ,  周子煜 ,  王彦东 ,  杨银堂

IPC: H01L29/78 ,  H01L29/40 ,  H01L21/336

Abstract: 本发明涉及横向双扩散金属氧化物半导体场效应管及其制备方法，具体涉及一种具有平面组合辅助电极结构的LDMOS器件及其制备方法，用于缓解现有LDMOS器件无法同时对击穿电压和比导通电阻进行优化的不足之处。该具有平面组合辅助电极结构的LDMOS器件，其P型衬底上部设置有位于栅氧化层和漏电极之间的平面组合辅助电极结构，平面组合辅助电极结构包括多个辅助氧化层、多个辅助电极和至少一个N环。本发明能够降低LDMOS器件耐压对漂移区浓度和长度的依赖，使器件能够在耐压没有明显改变的同时大幅降低比导通电阻，从而达到优化LDMOS器件击穿电压与比导通电阻矛盾的作用。同时，本发明还提供一种具有平面组合辅助电极结构的LDMOS器件的制备方法。

公开(公告)号：CN114582977A

公开(公告)日：2022-06-03

申请号：CN202210199708.9

申请日：2022-03-02

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  李明哲 ,  杨银堂

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336

Abstract: 本发明公开了一种折叠应变硅横向双扩散半导体场效应晶体管及制作方法。该结构在LDMOS器件的折叠漂移区表面淀积应力介质层，应力介质层表面覆盖延伸栅电极。应力介质层通过从三个面两个维度向漂移区施加沿X方向的积极应力，该积极应力在漂移区内叠加从而诱导漂移区内载流子迁移率提高；此外，器件在关断状态时，应力介质层结合延伸栅电极从三个面两个维度辅助耗尽漂移区，漂移区最优掺杂浓度提高；在开启状态时，延伸栅电极、应力介质层与半导体衬底组成的MIS结构在漂移区表面形成载流子积累层，载流子积累层能够作为低阻电流通路减小器件的比导通电阻，折叠结构提高了沟道密度和低阻电流通路密度，器件比导通电阻进一步减小。

公开(公告)号：CN113270476A

公开(公告)日：2021-08-17

申请号：CN202110379094.8

申请日：2021-04-08

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  孙李诚 ,  杨银堂

IPC: H01L29/06 ,  H01L29/47 ,  H01L21/331 ,  H01L29/739

Abstract: 本发明公开了一种具有电子控制栅极区和肖特基阳极的横向绝缘栅双极型晶体管及其制作方法。该器件改变了传统LIGBT器件的多晶硅栅极区和漂移区的设计方法，实现了电子注入能力的增强，保持了较高的击穿电压，大大缩短了电导调制区。本发明的LIGBT器件在结构上使用轻掺杂的P型衬底区取代了常规的N型漂移区，削弱了漂移区长度和掺杂浓度对于器件耐压的限制。同时，电子控制栅极区提供了电子从阴极区到阳极区的主要流动路径，实现了极低的正向压降和较高的饱和电流。此外，肖特基阳极保证了通态时的空穴注入和关态时的过剩电子抽取，能够明显抑制器件关断时的电流拖尾现象，降低器件的关断损耗，最终极大地缓解了器件正向特性和开关特性之间的矛盾关系。

公开(公告)号：CN110571268B

公开(公告)日：2021-01-29

申请号：CN201910754050.1

申请日：2019-08-15

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  杨鑫 ,  王夏萌 ,  孙李诚 ,  张一攀 ,  杨银堂

IPC: H01L29/739 ,  H01L29/167 ,  H01L21/331

Abstract: 本发明提出了一种具有部分宽禁带材料/硅材料异质结的IGBT及其制作方法，该IGBT器件主要是在宽禁带材料P+型衬底上外延生长形成掺杂浓度较低的N型宽禁带外延层，对N型宽禁带外延层进行部分刻蚀与P+型衬底整体形成凸字型结构，再以该凸字型结构为基础生长N型硅材料外延层，刻蚀凹槽深入N型宽禁带外延层顶部，采用硅成熟工艺形成IGBT器件的有源区。利用宽禁带材料的高临界击穿电场特性，通过击穿点转移技术，将槽栅拐角处栅氧的强电场引入宽禁带材料中，抬高了器件的纵向电场峰，IGBT器件可承担更高的击穿电压，同时宽禁带材料的高热导率特性有利于器件散热，提高了器件可靠性，有效改善了器件性能。

公开(公告)号：CN111725321A

公开(公告)日：2020-09-29

申请号：CN202010699364.9

申请日：2020-07-20

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  王彦东 ,  杨银堂

IPC: H01L29/78 ,  H01L21/336 ,  H01L29/06 ,  H01L29/45 ,  H01L29/47 ,  H01L29/16

Abstract: 本发明公开一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法。该器件中设置积累介质层，覆盖P型基区与N+漏区之间的区域；设置硅材料的外延层覆盖所述积累介质层；肖特基栅极和肖特基漏极，分别位于外延层的左端侧面、右端侧面；欧姆栅极与肖特基栅极通过导线连接，整体作为器件的栅极；欧姆漏极与肖特基栅极通过导线连接，整体作为器件的漏极。肖特基积累层用于引入高浓度电子，使得导通不依赖掺杂浓度，大幅度降低器件的导通电阻；同时通过缓冲层调制漂移区的电场，使电场分布更均匀，可大幅度提高器件的击穿电压。

公开(公告)号：CN107785433B

公开(公告)日：2020-05-01

申请号：CN201710844705.5

申请日：2017-09-19

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  谢丰耘 ,  赵逸涵 ,  曹震 ,  杨银堂

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提出了一种阶梯高K介质层宽带隙半导体纵向双扩散金属氧化物半导体场效应管(VDMOS)，该器件主要是在器件漂移区两侧形成阶梯高介电常数(High K)介质层。High k介质层阶梯下方为低介电常数的介质层。器件关断时High K介质层通过电场调制辅助耗尽漂移区，大幅度提高了器件漂移区的耗尽能力使得器件的漂移区掺杂浓度增加，导通电阻降低。分区优化的阶梯高K介质层能在漂移区引入新的电场峰，进一步优化了漂移区的电场分布。结合以上优势，在相同漂移区长度的情况下，本发明具有更高的耐压和更低的导通损耗。

公开(公告)号：CN111020705A

公开(公告)日：2020-04-17

申请号：CN201911386149.7

申请日：2019-12-29

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  王雨龙 ,  杨银堂

IPC: C30B31/22 ,  C30B29/06 ,  C30B33/02 ,  H01L21/265 ,  H01L29/167

Abstract: 本发明公开了一种P型硅基宽禁带材料及其制作方法，以解决现有P型硅半导体材料禁带宽度较小问题。其基本单元是基于Si晶胞的SixCyBz超晶胞，x+y+z＝1，其中碳原子和硼原子进行替位式掺杂。本发明在原有硅结构的基础上控制掺杂特定浓度的C原子，提高了材料的禁带宽度，同时对该硅基宽禁带材料进行P型掺杂，可以增加半导体的载流子浓度，形成的P型半导体所制作的功率器件有更优异的电学性能；且新材料的晶格结构与基体材料一致，可适用于硅的传统工艺及装置，具有更大的应用范围。

公开(公告)号：CN107046062B

公开(公告)日：2020-02-07

申请号：CN201710157716.6

申请日：2017-03-16

Applicant: 西安电子科技大学

Inventor： 段宝兴 ,  曹震 ,  师通通 ,  吕建梅 ,  袁嵩 ,  杨银堂

IPC: H01L29/78 ,  H01L29/06 ,  H01L21/336

Abstract: 本发明提出了一种具有半绝缘多晶硅(SIPOS)层的纵向双扩散金属氧化物半导体场效应管(VDMOS)，该器件主要的特征是在器件漂移区的侧壁形成SIPOS填充层，SIPOS填充层两端分别连接器件的栅漏两端。一方面，由于SIPOS层具有均匀的电阻率，在器件关断时，SIPOS上具有均匀的电场。根据电位移连续方程可知，器件漂移区上的电场受到SIPOS上均匀电场的调制变得更加均匀。并且SIPOS层使得VDMOS器件漂移区的耗尽增强，从而器件漂移区的掺杂浓度提高，使得器件在导通时具有较低的导通电阻。另一方面，在器件开态时，由于SIPOS层与器件漂移区表面具有电势差，使得器件漂移区存在多数载流子积累，从而使得器件的导通电阻进一步降低。