公开(公告)号：CN1281916C

公开(公告)日：2006-10-25

申请号：CN200410063828.8

申请日：2004-07-12

Applicant: 精工爱普生株式会社

Inventor： 原弘幸 ,  樱井干夫

IPC: G01B7/26 ,  A61B5/117 ,  G06T1/00

CPC classification number: G06K9/0002

Abstract: 本发明提供抑制处理信息的增大，能实现处理系统的简化的输入装置、电子仪器和输入装置的驱动方法。输入装置(100)具有配置为矩阵状的多个静电电容检测电路(31)、输出来自静电电容检测电路(31)的检测信息的驱动电路(40)。输出处理部(160)通过基于多次帧扫描的来自静电电容检测电路(31)的指纹信息的读出，局部决定静电电容检测电路(31)，只取出成为处理对象的检测信息。

公开(公告)号：CN1755778A

公开(公告)日：2006-04-05

申请号：CN200510106999.9

申请日：2005-09-29

Applicant: 精工爱普生株式会社

Inventor： 原弘幸

IPC: G09G3/30 ,  H05B33/08 ,  H01L27/10

Abstract: 提供一种使电光学元件(OLED)发光的像素电路(20)，包含：晶体管(TETC)，被插入到所述电光学元件的驱动电流路径中；电流值设定电路(21)，其设定所述驱动电流路径的电流值；电平保存机构(CSD)，其对所供给的像素信号的电平进行存储；和比较电路(23)，其将所存储的像素信号电平和所供给的倾斜电平信号(VREF)进行比较，基于比较结果对晶体管(TETC)的工作进行控制。这样，可以更简单地构成控制工作和电路构成。

公开(公告)号：CN1684259A

公开(公告)日：2005-10-19

申请号：CN200510067310.6

申请日：2005-04-18

Applicant: 精工爱普生株式会社

Inventor： 原弘幸

IPC: H01L27/00

CPC classification number: H01L27/1266 ,  H01L21/2007 ,  H01L21/6835 ,  H01L24/83 ,  H01L27/1203 ,  H01L27/1214 ,  H01L2221/68363 ,  H01L2224/2919 ,  H01L2224/83851 ,  H01L2924/12044 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/30105 ,  H01L2924/0665 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 本发明提供一种薄膜设备。该薄膜设备是由层叠多层包含一个或多个薄膜元件的薄膜元件层(13、15)构成的薄膜设备，上述薄膜元件(20、30)具有通过流经电流而产生发热的发热区域(21、31)，在相邻的两个上述薄膜元件层上，相对配置各上述薄膜元件，使包含在一方的上述薄膜元件层(13)中的上述薄膜元件(20)的上述发热区域(21)与包含在另一方的上述薄膜元件层(15)中的上述薄膜元件(30)的上述发热区域(31)在该薄膜元件层的厚度方向上不重叠。因此可以避免在层方向上邻接配置的薄膜元件相互之间的发热影响，确保稳定动作。

公开(公告)号：CN1217405C

公开(公告)日：2005-08-31

申请号：CN03107529.0

申请日：2003-03-26

Applicant: 精工爱普生株式会社

Inventor： 原弘幸 ,  井上聪

IPC: H01L21/84 ,  H01L21/00 ,  G02F1/133

CPC classification number: H01L27/1281 ,  H01L27/3244 ,  H01L29/66757 ,  H01L29/78675

Abstract: 本发明提供一种半导体装置的制造方法。该方法是：在玻璃基板(10)上形成由多个的像素电路排列而成的薄膜电路的情况下，首先，在玻璃基板(10)上，以成为多个像素电路的排列间隔(P1)的自然数倍(在本图为1倍)的间隔，形成应成为半导体膜结晶化时的起点的多个的凹部(112)。然后，在形成了凹部(112)的基板(10)上形成非结晶的硅膜，通过对该硅膜进行热处理，使其结晶化，在以凹部(112)大致作为中心的范围内形成基本单结晶的硅膜。利用以各个的凹部(112)为大致中心而形成的各个基本单结晶的硅膜形成像素电路。从而，能够提高构成半导体装置的半导体元件的特性，并抑制其特性的不一致性。

公开(公告)号：CN1448986A

公开(公告)日：2003-10-15

申请号：CN03107595.9

申请日：2003-03-28

Applicant: 精工爱普生株式会社

Inventor： 木村睦 ,  宇都宫纯夫 ,  原弘幸 ,  宫泽和加雄

IPC: H01L21/00

CPC classification number: H01L24/81 ,  H01L24/73 ,  H01L24/75 ,  H01L27/3255 ,  H01L2221/68322 ,  H01L2224/16225 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73204 ,  H01L2224/73265 ,  H01L2224/75 ,  H01L2224/75263 ,  H01L2224/7598 ,  H01L2224/81001 ,  H01L2224/81801 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01013 ,  H01L2924/01033 ,  H01L2924/01049 ,  H01L2924/01082 ,  H01L2924/014 ,  H01L2924/12042 ,  H01L2924/12044 ,  H01L2924/19041 ,  H01L2924/30105 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种半导体装置，通过在第1基板(11)上形成功能元件(12)，剥离包含一个以上的功能元件(12)的元件芯片13，向第2基板(14)上转印，取得元件芯片(13)上的第1焊盘(15)和第2基板上(14)上的第2焊盘(16)的导通而形成的半导体装置中，只在元件芯片(13)的第2基板(14)一侧的表面形成第1焊盘(15)，把功能元件(12)形成在比第1焊盘(15)更远离第2基板(14)的一侧。或者，在元件芯片(13)的远离第2基板(14)一侧的表面只形成第1焊盘(15)，把功能元件(12)形成在比第1焊盘(15)更靠第2基板(14)一侧。由此可增大第1焊盘(15)的面积或宽度。