时钟补偿电路、时钟电路和微控制器

    公开(公告)号:CN106656120B

    公开(公告)日:2019-09-20

    申请号:CN201611015057.4

    申请日:2016-11-18

    Abstract: 本发明公开了一种时钟补偿电路、时钟电路和微控制器。其中,该时钟补偿电路包括:检测电路,用于检测时钟电路中对目标电容进行调节的电容控制参数,其中,目标电容用于控制时钟电路输出的时钟频率;控制单元,连接至检测电路,用于根据检测电路检测到的电容控制参数控制目标电容,以调节时钟电路输出的时钟频率。通过本申请,解决了相关技术中时钟电路输出的时钟频率波动较大的问题。

    一种外挂晶体时钟的抗EFT干扰电路

    公开(公告)号:CN109495101A

    公开(公告)日:2019-03-19

    申请号:CN201811258491.4

    申请日:2018-10-26

    Abstract: 本发明公开了一种外挂晶体时钟的抗EFT干扰电路,包括晶振电路,所述晶振电路包括芯片内部的晶体驱动电路和芯片外部的外部晶体电路,外部晶体电路通过两个IO端口,XHIN端口和XHOUT端口,连接到芯片内部的晶体驱动电路;在所述XHIN端口的IO端口外部设置有Rext电阻,在所述XHIN端口的IO端口内部设置有包括PMOS和NMOS的ESD电路,所述PMOS和NMOS产生的寄生电容Cp1、Cp2共同组成寄生的低通滤波器。本发明的外挂晶体时钟的抗EFT干扰电路,能有效抑制干扰,保证相关产品能够通过验证,从而提高产品的可靠性和稳定性。

    一种控制芯片、电子设备及抗扰的方法

    公开(公告)号:CN109491288A

    公开(公告)日:2019-03-19

    申请号:CN201811354924.6

    申请日:2018-11-14

    Abstract: 本申请公开了一种控制芯片、电子设备及抗扰的方法,该控制芯片包括:抑制电路,与开关和晶体管连接,包括多路电路,且所述多路电路中的每一路电路具有不同阻值;数字寄存器,用于存放操作数以及控制所述开关与所述操作数对应的电路连接;所述开关,连接于所述数字寄存器和所述抑制电路之间,用于与所述多路电路中的一路电路连接;控制器,与所述数字寄存器和测量仪器连接,用于根据所述测量仪器的控制芯片的输出参数控制所述数字寄存器调整所述操作数,以使得所述开关连接的电路与所述晶体管的寄生电容组成的低通滤波器对所述控制芯片的电快速瞬变脉冲群的幅度进行过滤。解决了现有技术中控制芯片调试灵活性较低的技术问题。

    一种电阻等效二极管结构
    44.
    发明公开

    公开(公告)号:CN109411528A

    公开(公告)日:2019-03-01

    申请号:CN201811258510.3

    申请日:2018-10-26

    Abstract: 本发明公开了一种电阻等效二极管结构,包括Psub衬底,所述Psub衬底上设置有由SAB及正下方的N+区(或P+区)组成的电阻器件核心区,所述电阻器件核心区的左右各设置一由电阻器件基础层N+(或P+)和高浓度衬底P+ring(或N+ring)的反向偏置二极管核心区;此为电阻等效二极管结构。本发明提出的是一种电阻等效二极管的结构,电路设计时节省独立二极管器件,只需设计真实的电阻器件。而需要实现二极管的功能则在集成电路版图中通过改变传统电阻器件的结构,在电阻两极设计等效二极管,即一种电阻器件同时实现两种功能。此种电阻等效的二极管组合也能全方位的实现电荷泄放能力。

    一种基准电路及芯片
    45.
    发明公开

    公开(公告)号:CN107678486A

    公开(公告)日:2018-02-09

    申请号:CN201710979383.5

    申请日:2017-10-19

    Abstract: 本发明涉及集成电路技术领域,特别是涉及一种基准电路及芯片。该基准电路包括:电流镜,用于响应于外部电源的激励,分别镜像出至少三条支路电流;电容单元,用于响应于外部电源的激励,输出电容电压;第一偏置电路;第二偏置电路,的输入,分别偏置输出与每条支路电流对应的偏置电流;基准源产生电路,用于响应于至少三条支路电流中两条支路电流分别对应的偏置电流与电容电压的输入,产生基准电流。当外部电源波动时,首先电容单元能够抑制外部电源产生的电压波动,并且,第二偏置电路能够为第一偏置电路提供偏置电压,使得第一偏置电路能够稳定可靠地工作,从而提高电源抑制比。

    一种偏置电路、时钟电路、芯片及电子设备

    公开(公告)号:CN107248846A

    公开(公告)日:2017-10-13

    申请号:CN201710686888.2

    申请日:2017-08-11

    CPC classification number: H03B5/04

    Abstract: 本发明涉及集成电路技术领域,特别是涉及一种偏置电路、时钟电路、芯片及电子设备。该偏置电路包括:运放电路,用于输入基准电压;第一电流源,用于提供第一电流;开关电路;补偿电路,其连接至第一节点,用于提供第二电流;流经零温度系数电路的第三电流等于第一电流与第二电流之和。由于基准电压不变,并且零温度系数电路的总电阻未受到温度的影响而保持不变,因此,流经零温度系数电路的第三电流是不变的。相对于传统技术,显然,其能够降低计算偏差。并且,补偿电路能够提供第二电流,显然,通过补偿电路的补偿作用,其能够降低外部电源的电压波动或者开关本身的阻抗的干扰而对计算第一电流的影响。

    时钟补偿电路、时钟电路和微控制器

    公开(公告)号:CN106656120A

    公开(公告)日:2017-05-10

    申请号:CN201611015057.4

    申请日:2016-11-18

    Abstract: 本发明公开了一种时钟补偿电路、时钟电路和微控制器。其中,该时钟补偿电路包括:检测电路,用于检测时钟电路中对目标电容进行调节的电容控制参数,其中,目标电容用于控制时钟电路输出的时钟频率;控制单元,连接至检测电路,用于根据检测电路检测到的电容控制参数控制目标电容,以调节时钟电路输出的时钟频率。通过本申请,解决了相关技术中时钟电路输出的时钟频率波动较大的问题。

    低温漂基准电压电路
    48.
    实用新型

    公开(公告)号:CN206479868U

    公开(公告)日:2017-09-08

    申请号:CN201720143413.4

    申请日:2017-02-16

    Abstract: 本实用新型提供一种低温漂基准电压电路,该电路包括第一电压单元,第二电压单元和K倍放大单元;第一电压单元,用于产生第一电压,其第一端接地;K倍放大单元,用于将第一电压放大K倍,其第一端与第一电压单元的第二端连接,第二端与第二电压单元的第一端连接,其中,K为大于零的常数;第二电压单元,用于产生第二电压,其第一端接入电流源电路,第二端与第一电压单元的第三端连接后作为基准电压的输出端。其使输出的基准电压与温度相关性极低,且其电路结构设计简单,所需的器件类型极少,极大地减小了设计难度和风险,具有非常高的实用性和通用性。

    一种驱动电路及电子设备
    49.
    实用新型

    公开(公告)号:CN208889308U

    公开(公告)日:2019-05-21

    申请号:CN201821674036.8

    申请日:2018-10-16

    Abstract: 本申请提供了一种驱动电路及电子设备,涉及电子电路技术领域,驱动电路通过传输线与外部设备连接,其中驱动电路包括M个驱动通道,M为大于0的整数。每一个驱动通道包括:选通电路、滤波电路以及输入/输出IO接口。滤波电路的一端与选通电路连接,滤波电路的另一端与IO接口连接。滤波电路用于对从IO接口输入的电快速瞬变脉冲群EFT进行滤波。由于在驱动电路中设置滤波电路,故在驱动电路与外部设备之间的传输线受EFT干扰,EFT干扰沿着传输线输入驱动电路时,滤波电路能对EFT干扰进行滤波,防止EFT影响驱动电路的性能。其次,在驱动电路中加入滤波电路能使驱动电路通过EFT干扰测试,提高驱动电路的可靠性和稳定性。(ESM)同样的发明创造已同日申请发明专利

    一种偏置电路、时钟电路、芯片及电子设备

    公开(公告)号:CN207074986U

    公开(公告)日:2018-03-06

    申请号:CN201721010196.8

    申请日:2017-08-11

    Abstract: 本实用新型涉及集成电路技术领域,特别是涉及一种偏置电路、时钟电路、芯片及电子设备。该偏置电路包括:运放电路,用于输入基准电压;第一电流源,用于提供第一电流;开关电路;补偿电路,其连接至第一节点,用于提供第二电流;流经零温度系数电路的第三电流等于第一电流与第二电流之和。由于基准电压不变,并且零温度系数电路的总电阻未受到温度的影响而保持不变,因此,流经零温度系数电路的第三电流是不变的。相对于传统技术,显然,其能够降低计算偏差。并且,补偿电路能够提供第二电流,显然,通过补偿电路的补偿作用,其能够降低外部电源的电压波动或者开关本身的阻抗的干扰而对计算第一电流的影响。(ESM)同样的发明创造已同日申请发明专利

Patent Agency Ranking