公开(公告)号：CN111415987A

公开(公告)日：2020-07-14

申请号：CN202010275014.X

申请日：2020-04-09

Applicant: 浙江大学

Inventor： 莫炯炯 ,  王志宇 ,  陈华 ,  刘家瑞

IPC: H01L29/778 ,  H01L21/335 ,  H01L29/417 ,  H01L29/423 ,  H01L29/45

Abstract: 本发明提供一种结合二次外延及自对准工艺的氮化镓器件结构及制备方法，制备方法包括：提供半导体衬底，形成包括氮化镓层的外延结构，通过掩膜层保护，外延生长源极结构及漏极结构，形成栅极侧墙，形成栅极结构。本发明通过二次外延生长形成源极结构及漏极结构，可以有效降低欧姆接触电阻，在二次外延之前，通过多步离子刻蚀、氧化及酸溶剂数字刻蚀，平衡了刻蚀速率与刻蚀带来的材料损伤，在保证材料质量的同时，考虑了工艺成本。利用自对准技术，避免光刻过程中对准工艺带来的误差，精确定义了栅极尺寸。利用隔离侧墙厚度控制栅极尺寸，省去栅脚光刻步骤，简化工艺制程。本发明可在大尺寸晶圆上实现GaN材料的异质外延，节省了单位尺寸外延成本。

公开(公告)号：CN118231377A

公开(公告)日：2024-06-21

申请号：CN202211569548.9

申请日：2022-12-08

Applicant: 浙江大学

Inventor： 祝志成 ,  王志宇 ,  莫炯炯 ,  郁发新

IPC: H01L23/538 ,  H01L21/768 ,  H01L25/18

Abstract: 本发明提供一种ka波段收发组件及其制备方法，该收发组件的芯片堆叠体包括至少两个周期性叠置的芯片键合体，芯片键合体包括键合的第一芯片单元及第二芯片单元，芯片组贴合于第一芯片单元上，第二芯片单元盖覆第一芯片单元，从而形成周期性的叠置结构；芯片堆叠体通过焊球贴合至电路板上，以使各个芯片组与电路板电连接。该收发组件通过多层的晶圆键合能够集成多组芯片，提高多通道集成能力，降低生产工艺复杂度及生产成本，易于实现批量化生产，具有三维方向集成度高、尺寸小的优点。各个芯片组通过金属层、金属柱等最终与电路板实现电连接，形成具有较好的电热性能和高效率传输性能的收发组件。

公开(公告)号：CN117690925B

公开(公告)日：2024-05-14

申请号：CN202410138776.3

申请日：2024-02-01

Applicant: 浙江大学

Inventor： 张兵 ,  莫炯炯 ,  郁发新

IPC: H01L27/06 ,  H01L29/778 ,  H01L21/8252

Abstract: 本发明提供一种GaN基器件的单片集成结构及其制备方法，通过接续生长的外延结构，基于外延结构将双异质结GaN基HEMT器件与滤波器设置于缓冲层的正面，于缓冲层的背面设置无源元件，位于缓冲层正面的器件通过互连通孔与无源元件级联，充分利用芯片的背面面积，基于上述单片集成结构可实现多功能化、小型化GaN基集成电路芯片，同时使片上互连寄生最小化，减小GaN器件的寄生参数，提升滤波器的频率性能。本发明的制备方法，可于同一工艺腔室接续生长外延材料层，实现声表面波器件与GaN基HEMT射频器件的外延级单片集成，晶体质量较佳，工艺简单、成本低、可重复性强，能够实现多功能、小型化的GaN基的单片集成芯片。

公开(公告)号：CN116527164A

公开(公告)日：2023-08-01

申请号：CN202310251054.4

申请日：2023-03-10

Applicant: 浙江大学

Inventor： 李小平 ,  王志宇 ,  郁发新 ,  陈华 ,  莫炯炯

IPC: H04B17/21

Abstract: 本发明提供一种射频接收机的多通道相位校准方法、系统、介质、终端，包括获取待校准信号在各个接收通道上的I路采样值和Q路采样值；对于每个接收通道，对I路采样值和Q路采样值的直流进行补偿；对参考通道的直流补偿后的I路采样值进行FFT变换，获取第一离散序列；对第一离散序列中的点进行变换处理；对变换处理后的第一离散序列进行IFFT变换，获取第二离散序列；基于第二离散序列计算各个校准通道相对于参考通道的相位差；对于每个校准通道，基于校准通道的I路采样值、Q路采样值和相位差进行相位补偿。本发明的射频接收机的多通道相位校准方法、系统、介质、终端利用基带信号进行相位补偿，能校准射频接收机内部锁相环分频引入的随机相位差。

公开(公告)号：CN116403888A

公开(公告)日：2023-07-07

申请号：CN202310360675.6

申请日：2023-04-03

Applicant: 浙江大学

Inventor： 郁发新 ,  开翠红 ,  莫炯炯

IPC: H01L21/02 ,  H01L21/205 ,  C30B25/18 ,  C30B29/40

Abstract: 本发明提供一种含Ⅲ族氮化物的半导体结构及制备方法，通过在所述碳化硅衬底上先形成可覆盖所述碳化硅衬底，且突设于所述碳化硅衬底的所述石墨烯层，而后再外延生长覆盖显露的所述碳化硅衬底及所述石墨烯层的所述Ⅲ族氮化物层，从而通过所述石墨烯层可对所述碳化硅衬底的缺陷进行覆盖，阻止所述碳化硅衬底的缺陷向所述Ⅲ族氮化物层的进一步延伸，同时通过突设于所述碳化硅衬底的所述石墨烯层可构成图形化的复合基底以待外延生长所述Ⅲ族氮化物层，使得在横向外延生长所述Ⅲ族氮化物层时，可缓解所述碳化硅衬底与所述Ⅲ族氮化物层之间的晶格失配与热失配，提高所述Ⅲ族氮化物层结晶质量。

公开(公告)号：CN116397210A

公开(公告)日：2023-07-07

申请号：CN202310415133.4

申请日：2023-04-18

Applicant: 浙江大学

Inventor： 郁发新 ,  开翠红 ,  莫炯炯

IPC: C23C16/18 ,  H01L21/02 ,  C23C16/34 ,  C23C16/02 ,  C30B25/02

Abstract: 本发明提供一种III族氮化物外延层结构及其制备方法，制备方法包括：提供衬底；于衬底表面生长成核层；于成核层上生长III族氮化物薄膜，原位生长SiNx纳米颗粒，覆盖于位错处；提高III族氮化物薄膜的横向生长速度并继续生长，覆盖SiNx纳米颗粒。本发明在生长III族氮化物薄膜时，位错处的自由能较高，SiNx纳米颗粒将优先在位错处成核，达到自选择覆盖位错的目的，SiNx覆盖III族氮化物薄膜位错处，继续生长提高二维生长速度，III族氮化物薄膜横向生长覆盖SiNx纳米颗粒，在SiNx纳米颗粒的阻挡下，原位错不再继续向表面蔓延，SiNx纳米颗粒起到促进位错弯曲湮灭的作用，从而降低后续外延层中的位错密度。

公开(公告)号：CN113097070B

公开(公告)日：2022-06-28

申请号：CN202110350284.7

申请日：2021-03-31

Applicant: 浙江大学

Inventor： 莫炯炯 ,  郁发新

IPC: H01L21/335 ,  H01L21/28 ,  H01L29/06 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/45 ,  H01L29/778

Abstract: 本发明提供一种GaN器件结构及制备方法，制备包括：在衬底上至少制备GaN沟道层及源漏补偿层，形成栅极区凹槽定义栅极区域，形成n型掺杂GaN层及GaN沟道补偿层，定义栅指，形成刻蚀凹槽并去除n型掺杂GaN层形成空腔结构，制备栅氧层、栅电极金属层及源漏极。本发明的GaN器件及制备，基于栅极区沟槽的形成，并通过形成n型掺杂GaN层，得到的空腔结构以及位于空腔结构上的栅指，形成悬空纳米线沟道，有利于实现器件的小型化，还可以基于掩膜板的选择，得到纳米级尺度的栅指；另外，还可以形成多个悬空的纳米线结构，GaN沟道由外围包裹电极控制，形成环栅沟道器件；此外，还可以进一步对器件材料层设计，在掺杂材料层上构建源漏电极，简化工艺，利于欧姆接触。

公开(公告)号：CN113703513A

公开(公告)日：2021-11-26

申请号：CN202111251691.9

申请日：2021-10-27

Applicant: 浙江大学

Inventor： 卞天宇 ,  陈华 ,  莫炯炯 ,  郁发新

IPC: G05F1/569

Abstract: 本发明提供一种防倒灌保护模块、低压差线性稳压器、芯片及供电系统，包括：倒灌检测单元，基于输入、输出电压产生检测信号；分压单元，连接于输入电压与第一PMOS管的源极之间；第一PMOS管，漏极连输出电压，栅极连倒灌检测单元输出端；第二PMOS管，漏极连第三、第四PMOS管的栅极，源极连第一PMOS管源极，栅极连分压单元输出端；第三PMOS管，漏极连输入电压，源极和衬底连第四PMOS管的源极和衬底，栅极连驱动信号；第四PMOS管，漏极连输出电压，栅极连驱动信号。本发明应用于全集成LDO线性稳压器芯片内部，不增加外部电路复杂性；适用于MOS管栅源耐压仅为5V的薄栅工艺，在输出端接最高20V电位时能对芯片进行有效的保护；在实际应用中减少了备用电源的能量消耗。

公开(公告)号：CN113097070A

公开(公告)日：2021-07-09

申请号：CN202110350284.7

申请日：2021-03-31

Applicant: 浙江大学

Inventor： 莫炯炯 ,  郁发新

IPC: H01L21/335 ,  H01L21/28 ,  H01L29/06 ,  H01L29/10 ,  H01L29/417 ,  H01L29/423 ,  H01L29/45 ,  H01L29/778

Abstract: 本发明提供一种GaN器件结构及制备方法，制备包括：在衬底上至少制备GaN沟道层及源漏补偿层，形成栅极区凹槽定义栅极区域，形成n型掺杂GaN层及GaN沟道补偿层，定义栅指，形成刻蚀凹槽并去除n型掺杂GaN层形成空腔结构，制备栅氧层、栅电极金属层及源漏极。本发明的GaN器件及制备，基于栅极区沟槽的形成，并通过形成n型掺杂GaN层，得到的空腔结构以及位于空腔结构上的栅指，形成悬空纳米线沟道，有利于实现器件的小型化，还可以基于掩膜板的选择，得到纳米级尺度的栅指；另外，还可以形成多个悬空的纳米线结构，GaN沟道由外围包裹电极控制，形成环栅沟道器件；此外，还可以进一步对器件材料层设计，在掺杂材料层上构建源漏电极，简化工艺，利于欧姆接触。

公开(公告)号：CN113053814A

公开(公告)日：2021-06-29

申请号：CN202110272075.5

申请日：2021-03-12

Applicant: 浙江大学

Inventor： 莫炯炯 ,  郁发新 ,  王志宇

IPC: H01L21/82 ,  H01L27/06 ,  H01L29/78 ,  H01L29/24

Abstract: 本发明的GaN器件结构及其制备方法，制备包括：提供衬底；制备GaN沟道层、势垒层、中间保护层、第一器件电极；在第一器件电极周围的中间保护层上制备第二栅极；制备栅氧层、In2O3沟道层以及第二源极和第二漏极。本发明在GaN器件的基础上，引入In2O3器件，利用In2O3MOSFET器件来控制常开耗尽型GaN器件开启，解决了GaN常开型器件局限，实现normally‑off(常关)功能；另外，解决了连接Si器件进行开关控制的工艺复杂问题，降低了成本，In2O3MOSFET相较于SiMOSFET，与后道工艺兼容，即无需复杂工艺制程，在完成GaN器件工艺前道制程后，额外增加几步非高温制程，即可完成，开关速度快。