一种CMOS辅助触发SCR结构的高压保护集成电路

    公开(公告)号:CN112563261B

    公开(公告)日:2023-06-27

    申请号:CN202011437392.X

    申请日:2020-12-11

    Applicant: 江南大学

    Abstract: 本发明提供一种CMOS辅助触发SCR结构的高压保护集成电路,属于集成电路的静电放电与浪涌防护领域。该高压保护集成电路包括嵌入式CMOS、SCR结构和金属线。本发明利用SCR的强ESD鲁棒性优点,通过在电路中嵌入MOS管结构,可实现快速响应和抗闩锁特性,并且,通过SCR与寄生三极管及MOS管并联导电,可达到较高的ESD电流泄放效率。此外,通过电路单元结构及版图设计优化,减少掩膜版数量,可在保证占用较小的芯片面积同时,兼顾较优的工艺兼容性及较低的制造成本。

    一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路

    公开(公告)号:CN114156851A

    公开(公告)日:2022-03-08

    申请号:CN202111442901.2

    申请日:2021-11-30

    Applicant: 江南大学

    Inventor: 梁海莲 冯希昆

    Abstract: 本发明公开了一种多耦合触发强鲁棒性静电浪涌过压过流防护集成电路,属于集成电路静电放电防护及抗浪涌领域。该电路包括相互耦合的三级防护电路单元与一电压钳位电路,第一级防护电路利用隧穿二极管快开启特性,可迅速响应静电浪涌事件,实现有效防护,同时可通过调节隧穿二极管个数,灵活控制整体防护电路触发电压;NMOS管栅极通过耦合第一级防护电路电阻上的电压可快速启动,作为过压过流防护集成电路的第二级防护电路,泄放电流。另外,本发明利用高增益高钳位SCR和NMOS管复合集成电路,作为过压过流防护集成电路的电流泄放通道,能够增强过压过流防护集成电路的电压钳位能力和低阻泄放能力。

    一种快速开启均匀导通双向静电浪涌保护IC

    公开(公告)号:CN112599522A

    公开(公告)日:2021-04-02

    申请号:CN202011472694.0

    申请日:2020-12-15

    Applicant: 江南大学

    Abstract: 一种快速开启均匀导通双向静电浪涌保护IC,属于电路的静电放电与浪涌防护领域。通过引用由N型埋层和P阱构成的反向偏置单元,实现对工作电压高于18V应用电路进行双向静电浪涌防护;通过调节P阱宽度,调节本发明所述双向静电浪涌保护IC的电压箝位能力;通过引入开态NMOS,增强P阱表面的电流导通均匀性,提高本发明所述双向静电浪涌保护IC的开启速度。通过引入一GGNMOS与开态NMOS级联电学结构,既可增强本发明所述双向静电浪涌保护IC的表面电流泄流能力,又可增强本发明所述双向静电浪涌保护IC的ESD鲁棒性。在不增加芯片面积的前提下,本发明所述双向静电浪涌保护IC还具有双向ESD/TVS防护性能。

    一种CMOS辅助触发SCR结构的高压保护集成电路

    公开(公告)号:CN112563261A

    公开(公告)日:2021-03-26

    申请号:CN202011437392.X

    申请日:2020-12-11

    Applicant: 江南大学

    Abstract: 本发明提供一种CMOS辅助触发SCR结构的高压保护集成电路,属于集成电路的静电放电与浪涌防护领域。该高压保护集成电路包括嵌入式CMOS、SCR结构和金属线。本发明利用SCR的强ESD鲁棒性优点,通过在电路中嵌入MOS管结构,可实现快速响应和抗闩锁特性,并且,通过SCR与寄生三极管及MOS管并联导电,可达到较高的ESD电流泄放效率。此外,通过电路单元结构及版图设计优化,减少掩膜版数量,可在保证占用较小的芯片面积同时,兼顾较优的工艺兼容性及较低的制造成本。

    一种具有较高工作频率的MRAM

    公开(公告)号:CN110111822B

    公开(公告)日:2021-03-02

    申请号:CN201910376306.X

    申请日:2019-05-07

    Applicant: 江南大学

    Abstract: 本发明公开了一种具有较高工作频率的MRAM,属于计算机存储技术领域。所述磁性随机存取存储器基于2T1MTJ单元结构,在其基础上增加读位线以及辅助电路,用于分离读/写位线以及辅助电流传送,将读取电压快速偏置到选定的位线。本发明通过在2T1MTJ单元结构的基础上增加读位线以及辅助电路,用于分离读/写位线以及辅助电流传送,将读取电压快速偏置到选定的位线,从而提高响应速度,半轴旋转架构有效地减小了位线电容,提高了MRAM的读写速度,进一步在以2T1MTJ单元组成的阵列为基础的MRAM基本架构中添加电流传送器,加快电压的偏置,从而提高响应速度,提高整个MRAM的工作频率。

    一种小回滞双向瞬态电压抑制器及其应用

    公开(公告)号:CN109698195B

    公开(公告)日:2021-03-02

    申请号:CN201811619461.1

    申请日:2018-12-28

    Applicant: 江南大学

    Abstract: 本发明公开了一种小回滞双向瞬态电压抑制器及其应用,属于集成电路半导体技术领域。由P衬底、第一高压深N阱、第二高压深N阱、第一、第二、第三及第四N阱、第一、第二及第三P阱、第一N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第二N+注入区、第一多晶硅栅及其覆盖的第一薄栅氧化层和第二多晶硅栅及其覆盖的第二薄栅氧化层构成。在ESD应力作用下,一方面通过关态PMOS和开态PMOS串联构成辅助触发SCR路径,降低器件触发电压,提高鲁棒性,另一方面通过高压深N阱和浮空N阱延长电流泄放路径,降低SCR结构正反馈程度,提高维持电压,且器件呈对称结构,具有双向过压、过流防护或抗浪涌功能。

    一种高维持MOS辅助触发SCR结构的瞬态电压抑制器

    公开(公告)号:CN108878417B

    公开(公告)日:2020-10-30

    申请号:CN201810730016.6

    申请日:2018-07-05

    Applicant: 江南大学

    Abstract: 一种高维持MOS辅助触发SCR结构的瞬态电压抑制器,属于集成电路的静电放电防护及抗浪涌领域,可用于提高芯片的抗ESD能力。该器件包括嵌入式MOS、SCR、BJT结构和金属线,其中由PNP、NPN与PMOS辅助SCR结构的正向ESD电流泄放路径,以及由NPN、PNP与NMOS辅助触发SCR结构的反向ESD电流泄放路径SD电流泄放路径,不仅具有低触发、高维持电压的小电压回滞特性,还具有强ESD鲁棒性,与单向瞬态器相比,所述瞬态电压抑制器的单位面积ESD防护能力强。

    一种高压双向瞬态电压抑制器

    公开(公告)号:CN108807374B

    公开(公告)日:2020-07-24

    申请号:CN201810715229.1

    申请日:2018-07-03

    Applicant: 江南大学

    Abstract: 一种高压双向瞬态电压抑制器,属于集成电路的静电放电防护及抗浪涌领域,可用于提高片上IC和电子产品的系统可靠性。主要由P衬底、N型埋层、P阱、第一N型中掺杂区、第二N型中掺杂区、第一N+注入区、第一P+注入区、第二P+注入区、第三P+注入区、第二N+注入区和金属线构成。该器件通过引入高掺杂P+注入区,调节两个N型中掺杂区之间的间距,以及设计中心轴对称的剖面结构,使器件在正、反向电学应力作用下,可形成具有强抗闩锁能力的SCR电流泄放路径,实现双向ESD或瞬态浪涌防护。

    一种衬底辅助触发与电压钳位的ESD/EOS防护方法

    公开(公告)号:CN110880499A

    公开(公告)日:2020-03-13

    申请号:CN201911132155.X

    申请日:2019-11-19

    Applicant: 江南大学

    Abstract: 本发明公开了一种衬底辅助触发与电压钳位的ESD/EOS防护方法,属于集成电路的静电放电防护及抗浪涌领域。本发明提供的衬底辅助触发与电压钳位的ESD/EOS防护器件,可用于提高集成电路的抗ESD/EOS能力。本发明方法的应用电路单元主要由P衬底、第一N阱、第二N阱、P阱、第一P+注入区、第二P+注入区、第三P+注入区、第四P+注入区、第四P+注入区、第五P+注入区、第六P+注入区、第一N+注入区、第二N+注入区、第三N+注入区、第四N+注入区、第五N+注入区、第六N+注入区、多晶硅栅以及其覆盖的薄栅氧化层、金属线构成。本发明可降低触发电压、提高开启速度快,增强ESD鲁棒性,避免闩锁效应并增强单位面积防护效率。

    一种具有较高工作频率的MRAM

    公开(公告)号:CN110111822A

    公开(公告)日:2019-08-09

    申请号:CN201910376306.X

    申请日:2019-05-07

    Applicant: 江南大学

    Abstract: 本发明公开了一种具有较高工作频率的MRAM,属于计算机存储技术领域。所述磁性随机存取存储器基于2T1MTJ单元结构,在其基础上增加读位线以及辅助电路,用于分离读/写位线以及辅助电流传送,将读取电压快速偏置到选定的位线。本发明通过在2T1MTJ单元结构的基础上增加读位线以及辅助电路,用于分离读/写位线以及辅助电流传送,将读取电压快速偏置到选定的位线,从而提高响应速度,半轴旋转架构有效地减小了位线电容,提高了MRAM的读写速度,进一步在以2T1MTJ单元组成的阵列为基础的MRAM基本架构中添加电流传送器,加快电压的偏置,从而提高响应速度,提高整个MRAM的工作频率。

Patent Agency Ranking