半导体装置及其制造方法
    46.
    发明公开

    公开(公告)号:CN111133588A

    公开(公告)日:2020-05-08

    申请号:CN201880059522.5

    申请日:2018-09-17

    Abstract: 在以一个方向为长度方向的沟槽栅构造的下方,配置具有以与沟槽栅构造交叉的方向为长度方向的JFET部(3)及电场阻挡层(4)的饱和电流抑制层(3、4)。此外,JFET部(3)和电场阻挡层(4)为交替地反复形成的条形状,将JFET部(3)做成具有第1导电型杂质浓度比较高的第1层(3b)和第1导电型杂质浓度比其低的第2层(3c)的结构。

Patent Agency Ranking