-
公开(公告)号:CN114762128A
公开(公告)日:2022-07-15
申请号:CN201980102398.0
申请日:2019-11-22
Applicant: 株式会社电装
Abstract: 开关元件具备设置有沟槽的半导体基板、栅极绝缘膜以及栅极电极。半导体基板具有源极区、体区、漂移区、第一电场缓和区以及连接区。漂移区在体区的下侧的沟槽的侧面及沟槽的底面与栅极绝缘膜相接。第一电场缓和区被配置于漂移区的内部,与沟槽的底面隔开间隔地被配置于沟槽的下部,沿着沟槽的底面延伸。连接区以到达第一电场缓和区的方式从体区向下侧突出,在从上方俯视时,在与沟槽交叉的方向上较长地延伸。在将连接区的介电常数设为ε(F/cm)、将连接区的临界电场强度设为Ec(V/cm)、将元电荷设为e(C)、将从上方俯视位于沟槽的下部的连接区时的p型杂质的面密度设为Q(cm‑2)时,满足Q>ε·Ec/e。
-
公开(公告)号:CN111463277A
公开(公告)日:2020-07-28
申请号:CN202010050572.6
申请日:2020-01-17
Applicant: 株式会社电装
IPC: H01L29/78 , H01L29/423
Abstract: 一种半导体器件包括倒置型半导体元件,该倒置型半导体元件包括:半导体衬底(1);形成于半导体衬底上的第一导电类型层(2);形成于第一导电类型层上并包括线性形状部分的电场阻挡层(4);形成于第一导电类型层上并具有线性形状部分的JFET(3)部分;形成于电场阻挡层和JFET部分上的电流分散层(5);形成于电场阻挡层和JFET部分上的深层(7);形成于电流分散层和深层上的基区(6);形成于基区上的源区(8);包括栅极沟槽(11)、栅极绝缘膜(12)和栅电极(13)并布置成条形形状的沟槽栅极结构;层间绝缘(14);源电极(15);以及形成于半导体衬底的背表面侧上的漏电极(16)。
-
公开(公告)号:CN109417087A
公开(公告)日:2019-03-01
申请号:CN201780041004.6
申请日:2017-06-29
IPC: H01L29/06 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/861 , H01L29/868 , H01L29/872
Abstract: 使相邻的p型保护环(21)彼此的间隔全部达到p型深层(5)彼此的间隔以下。由此,p型保护环(21)的间隔增大、即沟槽(21a)变稀疏,由此能够抑制在使外延生长p型层(50)时在保护环部形成得较厚。因此,如果在回蚀时将单元部的p型层(50)去除,则能够在保护环部不留残渣地去除p型层(50)。因此,在对p型层(50)进行回蚀来形成p型深层(5)或p型保护环(21)及p型连接层(30)时,能够抑制p型层(50)的残渣残留在保护环部。
-
公开(公告)号:CN105593996B
公开(公告)日:2019-01-08
申请号:CN201480054234.2
申请日:2014-09-15
Abstract: 碳化硅半导体装置,具有衬底(1)、漂移层(2)、电流分散层(3)、基体区域(4)、源区(5)、沟槽(7)、栅绝缘膜(8)、栅电极(9)、源电极(12)、漏电极(14)和底层(10)。上述电流分散层形成在上述漂移层之上,并且,与上述漂移层相比第1导电型杂质浓度较高。上述底层具有第2导电型,配置在比上述基体区域靠下方,将上述沟槽的底部的角部包含在内而覆盖上述沟槽的底部,并被设置为上述电流分散层以上的深度。
-
公开(公告)号:CN104969348B
公开(公告)日:2017-09-12
申请号:CN201380071969.1
申请日:2013-12-19
CPC classification number: H01L29/1608 , H01L21/761 , H01L27/088 , H01L29/0615 , H01L29/0642 , H01L29/1095 , H01L29/66068 , H01L29/7813 , H01L29/7815
Abstract: 碳化硅半导体装置具备元件分离层(14)和电场缓和层(15)。元件分离层在主单元区域(Rm)与感测单元区域(Rs)之间,从基极区域(3)的表面形成至比所述基极区域更深,分离为所述主单元区域侧和所述感测单元区域侧。电场缓和层从所述基极区域的底部形成至比所述元件分离层更深的位置。所述电场缓和层被分离为所述主单元区域侧和所述感测单元区域侧,在所述电场缓和层的分离部分的内侧配置有所述元件分离层的至少一部分。
-
公开(公告)号:CN103460388B
公开(公告)日:2017-03-29
申请号:CN201280016150.0
申请日:2012-09-04
Applicant: 株式会社电装
IPC: H01L29/12 , H01L21/336 , H01L29/78
CPC classification number: H01L29/66666 , H01L21/3065 , H01L29/1608 , H01L29/34 , H01L29/4236 , H01L29/66068 , H01L29/7813
Abstract: 一种碳化硅半导体器件的制造方法,包括:在碳化硅衬底(1)上形成漂移层(2);在所述漂移层(2)的表面部分上或表面部分中形成基极层(4);形成沟槽(6),以穿透所述基极层(3)并且到达所述漂移层(2);在所述沟槽(6)中的所述栅极绝缘膜(7)上形成栅极电极(8);形成电连接至所述源极区(4)和所述基极层(3)的源极电极(9);以及在所述衬底(1)的背侧表面上形成漏极电极(11)。形成所述沟槽(6)包括:对衬底表面进行平坦化,并且在平坦化之后蚀刻以形成所述沟槽(6)。(3);在所述基极层(3)的表面部分中形成源极区
-
公开(公告)号:CN104247026B
公开(公告)日:2017-02-22
申请号:CN201380020079.8
申请日:2013-04-17
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/4236 , H01L21/044 , H01L21/0465 , H01L21/26513 , H01L21/3065 , H01L21/324 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734 , H01L29/7813
Abstract: 在碳化硅半导体装置中,在沟槽(6)的底部的角部设有p型的SiC层(7)。由此,在MOSFET截止时即使在漏极-栅极间施加电场,p型的SiC层向n-型漂移层(2)侧较大地延伸,由漏极电压的影响引起的高电压难以进入栅极绝缘膜(8)。因此,能够缓和栅极绝缘膜(8)内的电场集中,能够防止栅极绝缘膜(8)被破坏。该情况下,有时p型的SiC层(7)为浮置状态,但p型的SiC层(7)仅形成在沟槽(6)的底部的角部,与形成在沟槽(6)的整个底部区域的构造相比,形成范围较窄。因此,开关特性的劣化也较小。(7)与n-型漂移层(2)之间的PN结部的耗尽层也
-
公开(公告)号:CN102760768B
公开(公告)日:2016-01-13
申请号:CN201210128717.5
申请日:2012-04-27
IPC: H01L29/78 , H01L29/423 , H01L29/06 , H01L21/04
CPC classification number: H01L29/7813 , H01L29/045 , H01L29/0634 , H01L29/1095 , H01L29/1608 , H01L29/66068 , H01L29/7397
Abstract: 一种SiC半导体器件包括:SiC衬底(1,2),其包括第一或第二导电类型层(1)和第一导电类型漂移层(2),并且包括具有偏移方向的主表面;沟槽(6),其设置在所述漂移层上并且具有纵向方向;以及栅极电极(9),其经由栅极绝缘膜(8)设置在所述沟槽中。所述沟槽的侧壁提供沟道形成表面。所述垂直半导体器件根据施加至所述栅极电极的栅极电压而使电流沿所述沟槽的所述沟道形成表面流动。所述SiC衬底的所述偏移方向垂直于所述沟槽的所述纵向方向。
-
公开(公告)号:CN104718624A
公开(公告)日:2015-06-17
申请号:CN201380041833.6
申请日:2013-08-06
IPC: H01L29/78 , H01L21/336 , H01L29/12
CPC classification number: H01L29/66734 , H01L21/049 , H01L21/28158 , H01L21/30604 , H01L29/045 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/4238 , H01L29/66068 , H01L29/7397 , H01L29/7813
Abstract: 在具备具有沟槽栅结构(9)的纵型开关元件的碳化硅半导体装置的制造方法中,使用相对于(0001)面或(000-1)具有偏轴角的衬底(1),将沟槽(6)从源区(4)的表面形成到将基区(3)贯通并到达漂移层(2)的深度以使沟槽(6)的侧壁面朝向(11-20)面或(1-100)面,在上述沟槽(6)的形成后不进行牺牲氧化,形成栅氧化膜(7)。
-
公开(公告)号:CN104380442A
公开(公告)日:2015-02-25
申请号:CN201380031331.5
申请日:2013-06-06
IPC: H01L21/336 , H01L29/06 , H01L29/12 , H01L29/78
CPC classification number: H01L29/66068 , H01L21/02529 , H01L21/0455 , H01L21/0475 , H01L21/049 , H01L21/3065 , H01L29/045 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0696 , H01L29/1095 , H01L29/1608 , H01L29/4236 , H01L29/66348 , H01L29/66734 , H01L29/7397 , H01L29/7811 , H01L29/7813 , H01L29/7827
Abstract: 在SiC半导体装置的制造方法中,通过外延生长在沟槽(6)内形成p型层(31)之后,通过氢蚀刻,将p型层(31)仅保留在沟槽(6)的底部及两末端部,从而形成p型SiC层(7)。即,去除p型层(31)中形成在沟槽(6)的侧面的部分。由此,能够不通过倾斜离子注入来形成p型SiC层(7)。因此,不需要另行进行倾斜离子注入,因此能够抑制移动离子注入装置等制造工序变得麻烦的情况,能够抑制制造成本。此外,还没有离子注入引起的缺陷损坏,因此能够抑制漏极泄漏,能够切实地防止在沟槽(6)的侧面残留p型SiC层(7)。因此,能够制造能够同时实现高耐压和高开关速度的SiC半导体装置。
-
-
-
-
-
-
-
-
-