公开(公告)号：CN1134059C

公开(公告)日：2004-01-07

申请号：CN98118562.2

申请日：1998-09-03

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L21/76 ,  H01L21/31 ,  H01L21/768

CPC classification number: H01L29/4983 ,  H01L21/28052 ,  H01L21/32053 ,  H01L21/76235 ,  H01L23/5222 ,  H01L23/53295 ,  H01L27/10805 ,  H01L27/10844 ,  H01L29/42372 ,  H01L29/42376 ,  H01L29/4933 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/7833 ,  H01L29/7845 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明涉及一种半导体集成电路的制造方法，其特征在于，具备：在设置多个元件的半导体衬底的主面上形成绝缘膜的工序；在所述绝缘膜上形成回流玻璃的工序；为了分离所述多个元件，在所述主面上贯通所述回流玻璃和所述绝缘膜，在半导体衬底内部形成具有底面的隔离槽的工序；以及使所述回流玻璃回流，在所述底面的上方封住所述隔离槽的工序。

公开(公告)号：CN1452114A

公开(公告)日：2003-10-29

申请号：CN02157005.1

申请日：2002-12-16

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: G06G7/12

CPC classification number: H03H11/1291 ,  H03H11/1204

Abstract: 在包括滤波器和放大器等的模拟电路中，提供一种能修正制造工序中的加工离散引起的各元件的值的离散的模拟电路。滤波器FT1是将磁隧道电阻MR和电容器C连接成L型的低通滤波器。另外，在滤波器FT1中，端子T1及T2是输入端子，端子T3及T4是输出端子。另外，通过电流源IP供给改变磁隧道电阻MR的磁化方向的电流。

公开(公告)号：CN1380697A

公开(公告)日：2002-11-20

申请号：CN01143671.9

申请日：2001-12-17

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/10 ,  H01L27/112

CPC classification number: H01L27/11568 ,  G11C16/0475 ,  H01L27/115 ,  H01L27/11521

Abstract: 本发明的课题的目的在于得到能抑制擦除时的干扰不良现象发生的非易失性半导体存储器。位线BL在矩阵的列方向上延伸而被形成。在沟道区CH上形成了栅电极9。非易失性半导体存储器具备互相连接栅电极9与字线用的栓10。各行的字线分别具有2条子字线WL。子字线WL1a、WL1b和子字线WL2a、2b分别是属于同一行的子字线。子字线WL1a与栓1012、1014接触,子字线WL1b与栓1011、1013接触,子字线WL2a与栓1022、1024接触,子字线WL2b与栓1021、1023接触。

公开(公告)号：CN1371068A

公开(公告)日：2002-09-25

申请号：CN01142585.7

申请日：2001-10-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: G06F17/30 ,  G06F17/60

CPC classification number: G06Q30/02 ,  G06Q50/184

Abstract: 本发明的目的是实现容易具体把握IP和半导体制造装置适用于实际半导体装置制造时的图象的半导体装置的构造信息和有关设计信息的信息提供装置及信息提供系统,而且,提供广告效果较高的广告方法。在服务器和独立操作计算机中存储有关半导体装置CP1构造的图形信息和有关各功能块IP和半导体制造装置的信息IF2,并相关地输出两者。并且,通过网络,信息终端可以在上述服务器中存取,通过电子商务交易,可以购入IP和半导体制造装置的制法、其他软件等。另外,广告代理店经营服务器,在半导体装置的制造者、IP厂商、半导体制造装置的销售者等各公司间,收取广告费用、IP使用费。

公开(公告)号：CN1337744A

公开(公告)日：2002-02-27

申请号：CN01112236.6

申请日：2001-03-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L23/60 ,  H01L29/74

CPC classification number: H01L27/0262 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明的课题是在增强晶体管的电流驱动能力的同时促进接通工作。二极管QN1与作为半导体可控整流器(SCR)的构成要素的2个双极型晶体管PB1、NB1之一在促进正反馈的方向上并联连接。

公开(公告)号：CN1315747A

公开(公告)日：2001-10-03

申请号：CN00135335.7

申请日：2000-12-04

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L27/12 ,  H01L21/76 ,  H01L29/78

CPC classification number: H01L21/84 ,  H01L21/76264 ,  H01L21/76283 ,  H01L27/1203

Abstract: 可得到既能固定沟道形成区的电位又能实现漏泄电流的抑制等的使用了SOI衬底的半导体装置SOI衬底14被FTI26隔离为PMOS形成区和NMOS形成区。从硅层17的上表面到达BOX层16的上表面形成了FTI26。在硅衬底14的上表面内有选择地形成了体接触区9。体接触区9与沟道形成区4p被PTI31互相隔离。在PTI31的底面与BOX层16的上表面之间的硅层14内形成了N+型的沟道中止层30。由此,体接触区9与沟道形成区4p经沟道中止层30互相导电性地连接。

公开(公告)号：CN1229918C

公开(公告)日：2005-11-30

申请号：CN01119195.3

申请日：2001-05-21

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H03H11/48

CPC classification number: H03H11/48

Abstract: 提供一种损耗低的有源电感器。晶体管M1的漏极通过电容器Cc3连接在晶体管M2的源极上。另外，电阻R和电容器Cc1串联连接设置在晶体管M1的源极和晶体管M2的栅极之间。另外晶体管M1的栅极和晶体管M2的栅极通过电容器Cc2连接。而且通过将适当的直流偏置电位P1、P2、P3分别供给晶体管M2的漏极和晶体管M1的栅极、晶体管M1的漏极，在晶体管M2的栅极及源极之间能获得有源电感器。

公开(公告)号：CN1190853C

公开(公告)日：2005-02-23

申请号：CN01117047.6

申请日：2001-01-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L29/78

CPC classification number: H01L29/78615 ,  H01L29/783

Abstract: 在SOI基板1的元件分离区域中，STI10形成在硅层4内。在元件分离区域的端部，在硅层4的上表面内以埋入STI10一部分的上表面内的方式选择性地形成P+型杂质扩散区域11。在SOI基板1的元件形成区域中，在硅层4的上表面内形成接触杂质扩散区域11侧面的本体区域15。钨插塞14通过阻挡膜13接触杂质扩散区域11，并且通过阻挡膜13接触栅电极9上表面的一部分及侧面。本半导体装置在SOI-DTMOSFET中能避免或抑制伴随在硅层内形成栅极-体接触区的面积损失。

公开(公告)号：CN1577618A

公开(公告)日：2005-02-09

申请号：CN200410064299.3

申请日：2001-11-30

Applicant: 三菱电机株式会社

Inventor： 国清辰也 ,  永久克已 ,  前田茂伸

IPC: G11C11/16 ,  G11C5/00

CPC classification number: B82Y10/00 ,  G11C11/15 ,  G11C11/16 ,  H01L2224/16 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/01019 ,  H01L2924/01021 ,  H01L2924/01025 ,  H01L2924/01039 ,  H01L2924/01057 ,  H01L2924/01068 ,  H01L2924/01077 ,  H01L2924/01078 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/15311 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/30107 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 本发明提供了一种磁存储装置，具有：至少一个半导体芯片、导体构成的容纳所述至少一个半导体芯片的屏蔽件、树脂构成的容纳所述屏蔽件的壳体、封闭所述壳体的开口来密封的底面基片、配置在所述底面基片的外侧主面上进行所述至少一个半导体芯片与外部的信号输送的信号输送用凸块、配置成围绕所述信号输送用凸块的电连接于所述屏蔽件的屏蔽用凸块，所述至少一个半导体芯片包括磁存储芯片，该芯片配设存储器单元阵列，该存储器单元阵列由含至少一个磁隧道结的多个存储器单元构成。

公开(公告)号：CN1183580C

公开(公告)日：2005-01-05

申请号：CN00135979.7

申请日：2000-12-15

Applicant: 三菱电机株式会社

Inventor： 国清辰也

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/78

CPC classification number: H01L21/28247 ,  H01L21/2807 ,  H01L21/28518 ,  H01L29/4966

Abstract: 关于具备多晶硅金属栅的半导体装置，可得到即使在导入到半导体膜内的杂质扩散到阻挡膜内的情况下也能抑制栅电阻的上升的半导体装置的制造方法。首先，在硅衬底(1)上按顺序形成氧化硅膜(2)和掺杂多晶硅膜(3b)。其次，在掺杂多晶硅膜(3b)上形成掺杂多晶硅-锗膜(6b)，作为其杂质的激活率比多晶硅的杂质的激活率高的膜。其次，在掺杂多晶硅-锗膜6b上按顺序形成阻挡膜(7)、金属膜(8)和阻挡膜(9)。