-
公开(公告)号:CN1725383A
公开(公告)日:2006-01-25
申请号:CN200510026410.4
申请日:2005-06-02
Abstract: 本发明属于半导体存储器技术领域,具体为一种硬件与软件相结合的错误监测和纠错方法。这种方法基于如下特定的存储结构:存储单元中具有至少两个信息存储器件(如:2个存储电荷以表征信息状态的电容、2个以不同电阻值表征信息状态的电阻、2个以阈值电压不同来表征信息状态的晶体管等等);每个信息存储器件具有存储n(n为自然数且n>2)态信息的能力;这2个信息存储器件可各自进行独立编写与读出操作。在这种特定的存储结构下,使用本发明的软硬件结合的监错纠错技术,可以大大简化软件纠错部分的复杂度,同时相对于传统方法的双错误检测,本发明的应用将实现全部错误检测,从而提高电路正常工作的可靠性。
-
公开(公告)号:CN106326135B
公开(公告)日:2020-06-02
申请号:CN201510376718.5
申请日:2015-06-30
IPC: G06F12/02
Abstract: 本发明提供了一种平移非易失性存储器NVM的数据的方法,包括:将动态随机存取存储器DRAM中存储的第一数据映射到非易失性存储器NVM的第一行地址,所述第一数据包括静态数据,所述静态数据为擦写频率小于预设频率的数据;记录映射后的NVM被擦写的次数;若所述映射后的NVM被擦写的次数大于或等于预设次数,则按照预设规则平移所述第一行地址中存储的所述第一数据。本发明还公开了一种平移非易失性存储器NVM的数据的装置。采用本发明,可减少NVM中存储数据的行地址的擦写次数,提高NVM的寿命。
-
公开(公告)号:CN106201912B
公开(公告)日:2020-04-14
申请号:CN201510232662.6
申请日:2015-05-08
IPC: G06F12/02
Abstract: 本发明实施例公开了一种内存访问方法,用于降低计算机系统的功耗。本发明实施例方法包括:在SCM处于关闭状态且DRAM处于开启状态时,确定计算机系统的负载状态;若计算机系统处于低负载状态,则开启SCM,并将DRAM中的数据写入SCM;当将DRAM中的数据写入SCM后,关闭DRAM。本发明实施例提供的方法在计算机系统处于高负载状态时,使用DRAM作为内存,能够满足高负载计算机系统对容量和速度的需求;在计算机系统处于低负载状态时,使用SCM作为内存,能够减少内存刷新造成的功耗。本发明实施例还提供了相关的计算机系统。
-
公开(公告)号:CN105225676B
公开(公告)日:2019-02-01
申请号:CN201410314629.3
申请日:2014-07-03
Abstract: 本发明的实施例提供一种数据读写方法及装置,涉及通信领域,解决了现有技术中进行读操作后新型存储介质中的数据遭到破坏导致丢失的问题,进而保证了新型存储介质中数据的完整性。该方案包括:接收驱动电流,所述驱动电流用于驱动所述新型存储介质处于可读写状态;从所述新型存储介质中读出第一数据;将所述驱动电流的方向置反;将所述第一数据写回至所述新型存储介质。
-
公开(公告)号:CN105096963B
公开(公告)日:2018-06-26
申请号:CN201410173016.2
申请日:2014-04-25
CPC classification number: G11C11/1675 , G11B5/012 , G11B5/653 , G11B5/656 , G11C11/16 , G11C19/0841
Abstract: 本发明实施例提供一种写装置及磁性存储器,写装置包括:第一驱动端口、第二驱动端口、第一信息存储区、第二信息存储区以及信息缓存区,第一信息存储区与信息缓存区之间存在第一区域,第二信息存储区和信息缓存区之间存在第二区域,第一信息存储区、第二信息存储区和信息缓存区采用第一磁性材料构成,第一区域和第二区域采用第二磁性材料构成,第一磁性材料的磁能高于第二磁性材料的磁能;第一信息存储区,用于向信息缓存区写入第一数据;第二信息存储区,用于向信息缓存区中写入第二数据;信息缓存区,用于缓存从第一信息存储区或第二信息存储区写入的数据,并将缓存的数据写入磁性存储器的一个磁畴中。能够保证磁性存储器的写入的稳定性。
-
公开(公告)号:CN104575582B
公开(公告)日:2018-05-04
申请号:CN201310496705.2
申请日:2013-10-21
IPC: G11C11/02
CPC classification number: G11C19/0841 , G11C11/15 , G11C11/161 , G11C11/1675 , G11C19/0808
Abstract: 本发明实施例公开了一种存储单元、存储器及存储单元控制方法,用于提高存储密度、降低功耗和制造成本。其中,一种存储单元包括:梳型磁性轨道,第一驱动电路,第二驱动电路,第一驱动端口和第二驱动端口;梳型磁性轨道包括第一存储区域,第二存储区域和梳柄,第一存储区域和第二存储区域包括两个以上存储条;通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第一驱动电路的驱动,第一存储区域中的一个存储条产生电流脉冲,并驱动磁畴移动;通过对第一端口、第二端口、第一驱动端口和第二驱动端口的输入电压的控制以及第二驱动电路的驱动,第二存储区域中的一个存储条产生电流脉冲,并驱动磁畴移动。
-
公开(公告)号:CN107945830A
公开(公告)日:2018-04-20
申请号:CN201610891521.X
申请日:2016-10-12
Applicant: 复旦大学
IPC: G11C15/04
CPC classification number: G11C15/04
Abstract: 本发明公开了一种非易失三态内容寻址存储器及其寻址方法,所述存储器包括:搜索线、匹配线、互补搜索线和多个存储单元,所述存储单元包括第一存储电阻和第二存储电阻,所述第一存储电阻的第一端与所述搜索线相连,所述第一存储电阻的第二端与所述匹配线相连,所述第二存储电阻的第一端与所述互补搜索线相连,所述第二存储电阻的第二端与所述匹配线相连。本发明提供的非易失三态内容寻址存储器及其寻址方法,具有存储密度大和可靠性强特点。
-
公开(公告)号:CN106406492A
公开(公告)日:2017-02-15
申请号:CN201510460606.8
申请日:2015-07-30
Abstract: 本发明实施例提供一种混合存储设备、计算机、控制设备、及降低功耗的方法。所述混合存储设备包括控制器、易失性存储单元及非易失性存储单元。所述混合存储设备在第一工作模式下时,所述易失性存储单元为开启态,所述非易失性存储单元为关闭态,在第二工作模式下,所述非易失性存储单元为开启态,所述易失性存储单元为关闭态;在所述混合存储设备运行在所述第一工作模式时,当所述控制器侦测到所述计算机的运行指标满足第一切换条件时,开启所述非易失性存储单元,拷贝所述易失性存储单元中的数据至所述非易失性存储单元中,并将所述混合存储设备切换到第二工作模式。使用本发明可以有效减少所述易失性存储单元产生的背景功耗。
-
-
公开(公告)号:CN106205681A
公开(公告)日:2016-12-07
申请号:CN201510215796.7
申请日:2015-04-29
Applicant: 复旦大学
IPC: G11C13/00
Abstract: 本发明属于集成电路技术领域,具体为针对三维竖直堆叠阻变存储器(3D VRRAM)提出能够有效抑制IR drop电压降和读写干扰的单元结构、阵列架构和操作算法。针对3D VRRAM中存在的潜行通路(sneaking path)对读写操作的干扰问题,提出了一种采用双向二极管(bidirectional diode,2D)作为辅助选通的2D1R单元结构来减小这种干扰。针对3D VRRAM中的IR drop电压降过大的问题,本发明提出采用shunting技术来减小IR drop电压降。另外,本发明提出采用参考plane作为读参考来克服IRdrop电压降对读操作的影响,并提出相应的读操作方法及读电路。而针对IR drop电压降对写操作的影响,本发明提出了Write-Verify(写验证)技术。
-
-
-
-
-
-
-
-
-