-
公开(公告)号：CN101808027B
公开(公告)日：2011-11-23
申请号：CN201010136948.1
申请日：2010-03-31
Applicant: 哈尔滨工业大学
Abstract: 适用于多种端口的数据接收存储转发装置，属于通信电子领域，本发明为解决现有数据接收存储转发装置不具有通用性的问题。本发明装置的接收端口电路的输出端连接端口选择电路，端口选择电路的RS232串行端口通过RS-232单元与FPGA的RS232串行端口相连，端口选择电路的RS422串行端口通过RS-422单元与FPGA的RS422串行端口相连，端口选择电路的RS485串行端口通过RS-485单元与FPGA的RS485串行端口相连，FPGA的控制输出端连接端口选择电路的受控端，FPGA的数据存储输入输出端连接存储单元的输入输出端，FPGA的转发或存储控制信号输出端与转发单元的转发或存储控制信号输入端相连。
-
公开(公告)号：CN102135951A
公开(公告)日：2011-07-27
申请号：CN201110053247.6
申请日：2011-03-07
Applicant: 哈尔滨工业大学
Abstract: 基于运行时重构的LS-SVM算法FPGA实现方法，涉及到时间预测和FPGA的应用技术领域。该方法在FPGA内设置静态逻辑区和重构区，在静态逻辑区采用PowerPC440作为系统主控器，采用例化为PLB设备的ICAP接口作为配置接口，采用内部的block RAM作为PowerPC440的程序和数据存储区；PowerPC440通过MPMC接口与DDR2RAM连接，用于控制DDR2RAM的数据的读写；重构区通过MPMC的NPI接口与DDR2RAM的连接，PowerPC440与重构区的命令和数据交互通过DDR2RAM进行；将LS-SVM算法训练过程中的核函数矩阵形成过程采用核函数矩阵计算IP模块实现，将最小二乘问题的求解过程采用最小二乘求解IP模块实现，所述两个模块通过重构技术分时载入FPGA进行运算，实现LS-SVM算法。本发明在FPGA的平台上实现了LS-SVM算法的硬件加速，能够实现任意规模样本的LS-SVM算法训练过程。
-
-
公开(公告)号：CN107833208B
公开(公告)日：2021-07-13
申请号：CN201711027488.7
申请日：2017-10-27
Applicant: 哈尔滨工业大学
Abstract: 一种基于动态权重深度自编码的高光谱异常检测方法，本发明涉及高光谱异常检测方法。本发明的目的是为了解决现有高光谱异常检测方法中异常目标对局部模型污染，导致检测精度低的问题。过程为：一、得到优化好的DBN模型；二、得到编码图像和重建误差图像；三、得到局部编码图像；执行五；四、得到局部重建误差集；执行六；五、得到局部距离因子；执行七；六、得到局部距离的所有动态权重；执行七；七、得到异常检测算子值，设置阈值，当异常检测算子值大于等于阈值时，则该被测像素为异常目标；否则，为背景像素；取被测图像中的下一个像素作为被测像素，重新执行三～七，直至判断完被测图像中的所有像素。本发明用于高光谱异常检测领域。
-
公开(公告)号：CN106443420B
公开(公告)日：2019-11-15
申请号：CN201610783052.X
申请日：2016-08-30
Applicant: 哈尔滨工业大学
IPC: G01R31/305 , G01R31/3181 , G01R31/319
Abstract: 本发明涉及一种空间飞行器信息处理单元辐射退化测量装置及方法，为了解决现有技术的测试方法需要外接测量设备，不适合卫星上的实际使用情况的问题，本发明提出一种空间飞行器信息处理单元辐射退化测量装置，包括环振组、输出选择开关、计数器、定时器、测量控制模块以及输出总线接口，输出选择开关用于从所有环振单元中选择一个为计数器提供频率信号，频率信号用于反映FPGA器件的退化程度；定时器达到定时时长后，向计数器及测量控制模块发送停止信号；测量控制模块能够向计数器以及定时器发送启动信号；输出总线接口用于将测量控制模块中的频率信号读取至总线。本发明还包括一种空间飞行器信息处理单元辐射退化测量方法。本发明适用于空间飞行器。
-
Patent Agency Ranking
公开(公告)号：CN106531224B
公开(公告)日：2019-07-16
申请号：CN201610939803.2
申请日：2016-10-25
Applicant: 哈尔滨工业大学
IPC: G11C29/42
Abstract: 一种基于SRAM型FPGA的RAM数据可靠性加固装置及方法，涉及一种基于SRAM型FPGA的片内或片外RAM存储器数据加固装置和方法。为了解决现有的存储器加固方法存在的抗辐射工艺加固费用高、存储器三模冗余硬件开销大、SRAM型FPGA设计的EDAC电路自身可靠性差等问题。本发明采用Hsiao码作为纠错码实现EDAC电路的编解码操作，能实现数据的纠一检二功能，采用缓存方式实现错误数据纠正后的回写，将处理器或外设访问双口RAM的写地址和写数据暂存于地址缓存和数据缓存中。本发明适用于SRAM型FPGA的RAM数据可靠性加固。
-
公开(公告)号：CN106055885B
公开(公告)日：2018-12-11
申请号：CN201610356647.7
申请日：2016-05-26
Applicant: 哈尔滨工业大学
IPC: G06F17/11
Abstract: 本发明提供了一种基于过采样投影近似基追踪无人机飞行数据异常检测方法。本发明引入过采样和信号处理中的信号子空间投影近似思想，通过对过采样后数据投影近似子空间基向量方向的估计和追踪匹配，检测数据流中异常，同时利用子空间方向对飞行模式切换不敏感特点，抑制飞行模式对异常检测结果的影响。从而以此为基础提出了一种无人机飞行数据在线异常检测方法的框架。所提出的检测框架，在飞行数据在线异常检测中，消耗同等μs级计算时间下，较基于Online MD、BN、CCA和KOAD四种在线异常检测方法，误检率FPR降低53.82％以上，检测准确率AUC分数提高5.28％以上，达到0.9836，接近理论值1。表明本发明的方法可有效解决飞行数据在线异常检测问题。
-
公开(公告)号：CN103346804B
公开(公告)日：2016-12-28
申请号：CN201310325158.1
申请日：2013-07-30
Applicant: 哈尔滨工业大学
IPC: H03M13/11
Abstract: 基于FPGA的IRIG-B码编码译码系统及其编码译码方法，属于通信技术领域。本发明解决了现有的IRIG-B码的处理系统需要外部的IRIG-B码的信号源才能完成对译码系统的自检，译码功能的准确性无法得到检验的问题。基于FPGA的IRIG-B码编码译码系统包括GPS/北斗双系统模块、FPGA、单片机、DAC芯片、比较器芯片、上位机和PCI转接卡，GPS/北斗双系统模块、FPGA、单片机、DAC芯片和比较器芯片集成在板卡上，该板卡通过PCI转接卡与上位机相连，方法为：单片机将接收到的时间信息进行译码，然后输入到FPGA的DC码编码控制逻辑模块和AC码编码控制逻辑模块进行DC码和AC码的编码，编码完成之后通过外部环回把DC码和AC码分别输入到FPGA的进行译码，译码的结果上传到上位机。本发明适用于IRIG-B码编码译码系统。
-
公开(公告)号：CN103412839B
公开(公告)日：2016-01-20
申请号：CN201310388555.3
申请日：2013-08-30
Applicant: 哈尔滨工业大学
Abstract: VxWorks操作系统下CPCI总线北斗授时定位功能装置及其驱动方法及驱动装置，涉及一种驱动。为了解决传统的VxWorks操作系统下基于CPCI总线的北斗授时定位模块驱动程序在保证有效控制的同时开发难度大的问题。计算机通过CPCI总线对北斗授时定位模块读写控制，CPCI总线和所述定位模块间采用PCI9054芯片连接，将CPCI总线转换到本地总线。通过获取基于CPCI总线北斗授时定位功能装置的设备信息，并将内存空间配置到内存管理单元，使用操作系统中pciIntConnect()函数链接中断服务程序；根据命令，相应调用打开、关闭、读取数据和实时监测北斗授时定位模块的函数实现驱动。它用于自动测试系统中。
-
公开(公告)号：CN105049145A
公开(公告)日：2015-11-11
申请号：CN201510329974.9
申请日：2015-06-15
Applicant: 哈尔滨工业大学
Abstract: 帧头快速同步系统及方法，属于卫星数传数据接收处理技术领域。本发明是为了解决随着卫传数据码速率级别的提高，现有帧头同步的方法无法满足数据处理速度要求的问题。本发明系统及方法能够实现数据高速通信的处理与同步，对从基地设备接收到的数据进行串并转化，并将数据以N bit位宽作为内部数据位宽进行处理，从而实现在一个时钟下同时处理N bit数据，满足了卫传数据的数据处理速度要求。本发明用于卫星数传数据的帧头快速同步。
-
-
-
-
-
-
-
-
-
Search Results
99
records
(took 0.029 seconds)
