-
公开(公告)号：CN113555320B
公开(公告)日：2023-12-08
申请号：CN202110546015.8
申请日：2021-05-19
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8238 , H01L27/092
Abstract: 提供一种半导体装置及其形成方法。方法包含在基底上方形成第一鳍状物以及第二鳍状物。方法包含形成横跨第一鳍状物以及第二鳍状物的第一虚置栅极结构，第一虚置栅极结构包含第一虚置栅极介电质以及设置在第一虚置栅极介电质上方的第一虚置栅极。方法包含以栅极隔离结构取代第一虚置栅极的一部分，第一虚置栅极的部分设置在第二鳍状物上方。方法包含移除第一虚置栅极。方法包含移除在第一鳍状物周围的第一虚置栅极介电质的第一部分，同时保持在第二鳍状物周围的第一虚置栅极介电质的第二部分完整。方法包含形成横跨第一鳍状物以及第二鳍状物的栅极部件，其中栅极隔离结构与栅极部件相交。
-
公开(公告)号：CN115458601A
公开(公告)日：2022-12-09
申请号：CN202211131767.9
申请日：2017-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明的实施例公开了一种用于制造半导体器件(例如，鳍式场效应晶体管)的代表性方法，该方法包括以下步骤：形成具有第一横向宽度的栅极结构，并且在栅极结构上方形成第一通孔开口。第一通孔开口具有暴露栅极结构的最上表面的最下部。第一通孔开口的最下部具有第二横向宽度。第二横向宽度与第一横向宽度的比率小于约1.1。邻近栅极结构横向设置源极/漏极(S/D)区。接触部件设置在S/D区上方。第二通孔开口延伸至并暴露接触部件的最上表面。第二通孔开口的最下部设置在栅极结构的最顶部之上。本发明的实施例还公开了一种半导体器件。
-
公开(公告)号：CN107170824B
公开(公告)日：2022-08-30
申请号：CN201611215720.5
申请日：2016-12-26
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置，包括衬底、绝缘体、栅极介电层、第一栅极结构及第二栅极结构。所述衬底包括沟槽、第一半导体鳍及第二半导体鳍。所述第一栅极结构配置于所述栅极介电层上并局部地覆盖所述第一半导体鳍。所述第一栅极结构包括第一金属栅极及覆盖所述第一金属栅极的第一介电顶盖。所述第二栅极结构配置于所述栅极介电层上并局部地覆盖所述第二半导体鳍。所述第二栅极结构包括第二金属栅极及覆盖所述第二金属栅极的第二介电顶盖。所述第一金属栅极的功函数小于所述第二金属栅极的功函数，且所述第一介电顶盖的厚度小于所述第二介电顶盖的厚度。
-
公开(公告)号：CN114914199A
公开(公告)日：2022-08-16
申请号：CN202210187345.7
申请日：2022-02-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 半导体装置与其制作方法包括调整蚀刻选择性以加大外延工艺容许范围。通过调整蚀刻工艺并仔细选择材料，可改善半导体装置的良率与效能。采用稀释气体、采用辅助蚀刻化学剂、控制蚀刻工艺中所用的偏功率等级、以及控制蚀刻工艺中所用的钝化气体量，可控制蚀刻选择性。形成凹陷于进行外延工艺处的半导体装置的区域中的虚置鳍状物中，可进一步加大外延工艺容许范围。
-
公开(公告)号：CN110544691B
公开(公告)日：2022-02-25
申请号：CN201811168951.4
申请日：2018-10-08
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
-
Patent Agency Ranking
公开(公告)号：CN113690305A
公开(公告)日：2021-11-23
申请号：CN202110873984.4
申请日：2021-07-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/06 , H01L21/336 , H01L29/78
Abstract: 本公开涉及晶体管栅极结构及其形成方法。在一个实施例中，一种器件，包括：隔离区域；纳米结构，突出得高于隔离区域的顶表面；栅极结构，包裹在纳米结构的周围，该栅极结构具有与隔离区域接触的底表面，栅极结构的底表面延伸到远离纳米结构第一距离，该栅极结构具有被设置为距离纳米结构第二距离的侧壁，第一距离小于或等于第二距离；以及栅极结构的侧壁上的混合鳍。
-
公开(公告)号：CN113380704A
公开(公告)日：2021-09-10
申请号：CN202011372171.9
申请日：2020-11-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234
Abstract: 提供了用以形成不同间距的栅极结构的工艺。一种示例方法包括：提供工件，该工件具有衬底和通过隔离部件彼此间隔开的半导体鳍；在工件上方沉积栅极材料层；在栅极材料层上方形成图案化的硬掩模，该图案化的硬掩模包括不同间距的细长部件；实施第一蚀刻工艺，使用图案化的硬掩模作为蚀刻掩模，穿过栅极材料层以形成沟槽；实施第二蚀刻工艺，使用图案化的硬掩模作为蚀刻掩模，以使沟槽延伸至隔离部件的顶面；以及实施第三蚀刻工艺，使用图案化的硬掩模，以使沟槽延伸至隔离部件中。第一蚀刻工艺包括使用四氟化碳，并且不使用氧气。本申请的实施例还涉及形成半导体器件的方法。
-
公开(公告)号：CN113284891A
公开(公告)日：2021-08-20
申请号：CN202110185397.6
申请日：2021-02-10
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 一种半导体器件包括多个鳍结构，每个鳍结构均从衬底垂直向上突出，并且在俯视图中均沿第一方向延伸。栅极结构设置在鳍结构上方。在俯视图中，栅极结构沿第二方向延伸。第二方向不同于第一方向。鳍结构具有等于以下各项之和的鳍间距：鳍结构之一在第二方向上的尺寸和相邻的一对鳍结构之间在第二方向上的距离。栅极结构的端部段沿第二方向延伸超出最近的鳍结构的边缘。端部段在俯视图中具有渐缩轮廓，或者在第二方向上是鳍间距的至少4倍长。根据本申请的其他实施例，还提供了形成半导体器件的方法。
-
公开(公告)号：CN113284804A
公开(公告)日：2021-08-20
申请号：CN202011634835.4
申请日：2020-12-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/423
Abstract: 提供了用于半导体器件的对准结构及其形成方法。方法包括在衬底上方形成隔离区域以及在隔离区域上方形成对准结构。形成对准结构包括在衬底和隔离区域上方形成牺牲栅电极层。图案化牺牲栅电极层以在隔离区域上方形成多个第一牺牲栅极。再成形多个第一牺牲栅极的至少一个。多个第一牺牲栅极的至少一个在平面图中设置在对准结构的边缘处。多个第一牺牲栅极的至少一个的侧壁包括位于多个第一牺牲栅极的至少一个与隔离区域之间的界面处的凹口。本发明的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN113178449A
公开(公告)日：2021-07-27
申请号：CN202110344021.5
申请日：2016-08-31
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/092 , H01L21/033 , H01L21/311 , H01L21/3213 , H01L21/8234 , H01L21/8238 , H01L21/336 , H01L21/3215
Abstract: 在用于制造半导体器件的方法中，依次在衬底上形成伪栅极层和硬掩模层。第一掺杂部分形成在伪栅极层中，并且具有相对于伪栅极层的其它部分的蚀刻选择性。在部分硬掩模层上形成蚀刻掩模。蚀刻硬掩模层和伪栅极层以将伪栅极层的第一掺杂部分和其它部分图案化成第一伪栅极和第二伪栅极。第一伪栅极和第二伪栅极具有不同的宽度。形成介电层以外围包围每个第一伪栅极和每个第二伪栅极。用第一金属栅极和第二金属栅极替换第一伪栅极和第二伪栅极。本发明的实施例还涉及用于双重图案化工艺的临界尺寸控制。
-
-
-
-
-
-
-
-
-
Search Results
263
records
(took 0.044 seconds)
