-
公开(公告)号：CN107863387A
公开(公告)日：2018-03-30
申请号：CN201710896043.6
申请日：2017-09-27
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
CPC classification number: H01L29/7816 , H01L29/408
Abstract: 本发明提供了一种横向功率器件的高压互连结构，它在功率器件的漂移区内部引入具有高介电常数的绝缘体区域，利用该区域来调制高压互连线引起的表面电场分布，大大增强了器件在具有高压互连线时的耐压能力，提高了器件的性能。本发明可用于横向扩散场效应晶体管LDMOS、横向PN二极管、或横向绝缘栅双极型晶体管LIGBT，工艺简单，成本低廉。
-
公开(公告)号：CN119545850A
公开(公告)日：2025-02-28
申请号：CN202411642011.X
申请日：2024-11-18
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
Abstract: 本发明公开了一种变宽度负电容层双栅鳍式场效应晶体管及其制备方法，包括半导体衬底、埋氧层、鳍式有源区、栅氧化层、变宽度负电容层、隔离氧化层、金属栅和侧墙；鳍式有源区包括沿长度方向依次布设的源区、沟道区和漏区；变宽度负电容层对称布设在栅氧化层外侧，且其两端宽度不等。本发明在栅氧化层两侧覆盖一层宽度沿沟道变化的负电容层，利用变宽度负电容层变化的电压放大效应和栅漏耦合效应，将栅极电压可变地放大后施加到栅氧化层两侧，以提高鳍式场效应晶体管地沟道控制能力，降低晶体管地亚阈值摆幅，提高晶体管饱和区电流并减弱负电容场效应晶体管中常见的负微分电阻现象，从而降低晶体管功耗，提升晶体管性能以及在逻辑电路中的表现。
-
公开(公告)号：CN117614432B
公开(公告)日：2024-05-28
申请号：CN202311428545.8
申请日：2023-10-30
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H03K17/687 , H01L21/336 , H01L29/78
Abstract: 本发明提出了一种提升体硅LDMOS性能的动态背栅控制系统及体硅LDMOS的制造方法，该系统包括体硅LDMOS，包括栅极金属及背栅金属；动态背栅控制电路，其包括依次电连接的波形产生器、三电平逆变器、负电压转换器及电平转换器；负电压转换器包括负电压输出端和零电压输出端；负电压输出端连接电平转换器的第一输入端，零电压输出端连接电平转换器的第二输入端并接地；电平转换器的第一输出端连接栅极金属，其第二输出端连接背栅金属。本发明具有独立的背栅电极，通过在衍生的背栅电极上施加偏置，诱导界面电荷，调制外延层的电场分布，增加体内漏电端的电场，使其提高击穿电压，又因其漂移区采用重掺杂而具有低的比导通电阻，改进了两者之间的折中关系。
-
公开(公告)号：CN118012220A
公开(公告)日：2024-05-10
申请号：CN202410411938.6
申请日：2024-04-08
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: G05F3/26
Abstract: 本发明涉及一种基于威尔逊电流镜的SiC MOSFET有源栅极驱动电路，基于电流提供电路（1）提供驱动电流，由第一镜像电流源控制开关电路（4）、第二镜像电流源控制开关电路（5）分别检测待测试SiC MOSFET U1的源极的电压，并控制相应第一旁路电流产生电路（2）、第二旁路电流产生电路（3）分别工作，进而对待测试SiC MOSFET U1实现驱动；设计方案在开通和关断过程中设计切入栅极驱动电路的旁路威尔逊电流镜，用于加快开关过程中的栅源电压（#imgabs0#）变化速度，从而在不影响漏源电压（#imgabs1#）、漏极电流（#imgabs2#）过冲的情况下加快开关速度，从而达到减小开关损耗的目的。
-
公开(公告)号：CN117766566A
公开(公告)日：2024-03-26
申请号：CN202410054910.1
申请日：2024-01-15
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/06 , H01L29/08 , H01L29/10 , H01L29/16 , H01L29/417 , H01L29/423 , H01L29/51 , H01L29/78 , H01L21/336
Abstract: 本发明公开了集成高K介质三沟槽型碳化硅纵向功率器件及制备方法，包括半导体漏区、半导体漂移区、以及由高K介质深槽区、栅极沟槽区和源极沟槽区形成的三沟槽结构；栅极沟槽区位于高K介质深槽区内部；源极沟槽区包含P型屏蔽区和P型重掺杂块；高K介质深槽区和源极沟槽区之间区域从上至下包含半导体源区、P型阱区和电流扩散层。本发明在开态时，高K介质深槽区能提高栅极氧化物电容，降低阈值电压，并且能提高漂移区掺杂浓度，从而使比导通电阻降低；电流扩散层减轻漂移区JFET效应；在关态时，高K介质深槽区调制漂移区电场，提高击穿电压；源极沟槽区平衡漂移区顶部电场分布，使栅极沟槽拐角处不易击穿，提高栅氧稳定性。
-
Patent Agency Ranking
公开(公告)号：CN115966596B
公开(公告)日：2023-06-16
申请号：CN202310234418.8
申请日：2023-03-13
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/06 , H01L29/423 , H01L21/336 , H01L29/78
Abstract: 本发明公开一种分离槽横向双扩散功率器件及其制造方法，属于基本电气元件的技术领域。该器件包括从下至上依次叠设的半导体衬底和有源区；有源区包括半导体漏区、半导体漂移区和半导体阱区，半导体阱区包含半导体源区和半导体体接触区；在半导体漂移区及栅极区域有源区刻蚀出分离槽及栅极凹槽，分离槽和栅极凹槽底部及四周填充高介电常数介质材料，随后使用二氧化硅将分离槽填满，分离槽及栅极凹槽的刻蚀、淀积均可同时进行；分离槽结构的漂移区纵向拓展电流传导区域并增加高介电常数介质调制面积，有效提高漂移区掺杂浓度；使用高介电常数介质材料制备的槽型栅MIS电容增大，电子积累层密度增大，在保证耐压不变的情况下降低器件导通电阻。
-
公开(公告)号：CN112768530B
公开(公告)日：2022-10-21
申请号：CN202110147386.9
申请日：2021-02-03
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/78 , H01L29/423
Abstract: 本发明公开了一种高K围栅场介质纵向双扩散功率器件，包括半导体漂移区、设置在半导体漂移区上方的半导体阱区、以及设置在半导体漂移区下方的半导体漏区；还包括高K围场介质，将高K围场介质上部刻蚀形成高K围栅介质；所述半导体阱区上方设置有半导体体接触区和半导体源区。本发明在开态时，高K围栅介质降低了器件的阈值电压、沟道电阻以及栅极泄漏电流，增加了器件的跨导和输出电流；栅端金属电极、高K围栅场介质和半导体漂移区构成了MIS电容，在开态时，在漂移区与高K围栅场介质界面处产生电子积累层，降低器件的比导通电阻；在关态时，高K围栅场介质对漂移区有辅助耗尽作用，能够使漂移区具有更高的掺杂浓度，降低器件的比导通电阻。
-
公开(公告)号：CN113871489A
公开(公告)日：2021-12-31
申请号：CN202111458096.2
申请日：2021-12-02
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本发明公开了一种全环绕多通道漂移区横向功率器件及其制造方法，包括从下至上依次叠设的半导体衬底、埋层和有源区；有源区包括半导体漂移区、P型半导体区和N型半导体区；半导体漂移区包括介质层和内置在介质层中的若干个半导体通道。本发明通过在半导体通道四周填充高介电常数介质材料，形成全环绕多通道漂移区结构。全环绕介质从四个方向对漂移区中的半导体通道进行调制，使漂移区电势分布更加均匀、有效提升漂移区横向电场、器件纵向电场和器件击穿电压；多通道结构进一步增加高介电常数介质的调制面积，同时高介电常数介质有助于提高漂移区掺杂浓度，降低导通电阻；本发明不仅适用于硅基功率器件，也适用于宽禁带半导体功率器件。
-
公开(公告)号：CN112768530A
公开(公告)日：2021-05-07
申请号：CN202110147386.9
申请日：2021-02-03
Applicant: 南京邮电大学 , 南京邮电大学南通研究院有限公司
IPC: H01L29/78 , H01L29/423
Abstract: 本发明公开了一种高K围栅场介质纵向双扩散功率器件，包括半导体漂移区、设置在半导体漂移区上方的半导体阱区、以及设置在半导体漂移区下方的半导体漏区；还包括高K围场介质，将高K围场介质上部刻蚀形成高K围栅介质；所述半导体阱区上方设置有半导体体接触区和半导体源区。本发明在开态时，高K围栅介质降低了器件的阈值电压、沟道电阻以及栅极泄漏电流，增加了器件的跨导和输出电流；栅端金属电极、高K围栅场介质和半导体漂移区构成了MIS电容，在开态时，在漂移区与高K围栅场介质界面处产生电子积累层，降低器件的比导通电阻；在关态时，高K围栅场介质对漂移区有辅助耗尽作用，能够使漂移区具有更高的掺杂浓度，降低器件的比导通电阻。
-
公开(公告)号：CN106021667B
公开(公告)日：2020-03-31
申请号：CN201610309703.1
申请日：2016-05-11
Applicant: 南京邮电大学
IPC: G06F30/367
Abstract: 本发明提供了一种绝缘衬底上的硅和体硅横向功率二极管结构参数的提取方法。首先，在某一适当区间内测得不同衬底电压下的击穿电压，根据测试结果绘制击穿电压随衬底电压变化曲线图，提取曲线峰值对应的最优衬底电压Vsub。对于SOI横向功率二极管，根据公式和若已知顶层硅浓度、顶层硅厚度和埋氧层厚度中的任意两项，即可提取第三项。对于体硅横向功率二极管，根据公式和若已知外延层浓度、外延层厚度和衬底浓度中的任意两项，即可提取第三项。本发明为SOI和体硅横向功率二极管结构参数的提取提供了一种简单、非破坏性和高精度的方法。
-
-
-
-
-
-
-
-
-
Search Results
55
records
(took 0.036 seconds)
